公开(公告)号：KR1020040102251A

公开(公告)日：2004-12-04

申请号：KR1020030033574

申请日：2003-05-27

Applicant: 한국과학기술원

Inventor： 손주호 ,  우람찬 ,  유회준

IPC: G06F13/00

Abstract: PURPOSE: An accelerator for processing multimedia using a coprocessor on a portable system is provided to efficiently process a multimedia data stream with a small power by using a stream buffer including a system interface unit for enabling the coprocessor equipped with a program memory to directly invoke a main processor and being used as an operation register. CONSTITUTION: A coprocessor interface unit(201) connects the main processor(100) and the coprocessor(200). An internal program memory(207) stores the program. A state control unit(208) makes the coprocessor execute instructions of the main processor and requests the needed operation to the main processor. The stream buffer(203) has the system bus interface(202) for directly connecting to a system bus for the multimedia data stream, and reads/stores data on the next stream when the coprocessor performs a stream processing program. A register mapping unit(204) performs mapping in order to make the coprocessor use contents of the stream buffer as an operation register. An SIMD(Single Instruction Multiple Data) data path(206) performs an SIMD operation in order to make the coprocessor process multiple data at one instruction.

Abstract translation: 目的：提供一种用于在便携式系统上使用协处理器处理多媒体的加速器，以通过使用包括系统接口单元的流缓冲器来有效地处理具有小功率的多媒体数据流，以使能配备有程序存储器的协处理器直接调用 主处理器并用作操作寄存器。 构成：协处理器接口单元（201）连接主处理器（100）和协处理器（200）。 内部程序存储器（207）存储程序。 状态控制单元（208）使协处理器执行主处理器的指令并向主处理器请求所需的操作。 流缓冲器（203）具有用于直接连接到用于多媒体数据流的系统总线的系统总线接口（202），并且当协处理器执行流处理程序时，将数据读取/存储在下一个流上。 寄存器映射单元（204）执行映射以使协处理器使用流缓冲器的内容作为操作寄存器。 SIMD（单指令多数据）数据路径（206）执行SIMD操作，以使协处理器在一个指令处理多个数据。

公开(公告)号：KR100448071B1

公开(公告)日：2004-09-10

申请号：KR1020020013838

申请日：2002-03-14

Applicant: 한국과학기술원

Inventor： 손주호 ,  우람찬 ,  유회준

IPC: G06F13/38

Abstract: PURPOSE: A device for controlling a buffer memory of a computer system is provided to implement a buffer system of a low-power effectively and use an internal memory as a scratch pad memory by partially activating a bank of an internal buffer memory according to a flow of the current data and the number of entry numbers of a queue and applying an adaptability in a queue system for connecting two components which create and consume data. CONSTITUTION: An output latch(40) is operated as a virtual queue when data stored in a buffer memory(20) are transmitted to a consumption component(30) or the buffer memory(20) is used as a scratch pad memory. A buffer controller(50) controls data of the buffer memory(20), and delays an operation of a processor(10) or the component(30) when an overflow or underflow of the buffer memory(20) is generated. The buffer controller(50) decides an active point(Act_point) according to the number of internal entry numbers of the buffer memory(20) and the number of necessary bank numbers. The buffer controller(50) separates an output latch(40) for using the buffer memory(20) as the scratch pad memory. A bank controller(60) activates a bank of the buffer memory(20) as a circular form by the active point(Act_point) of the buffer controller(50).

Abstract translation: 目的：提供一种用于控制计算机系统的缓冲存储器的设备，以有效地实现低功率的缓冲系统，并且通过根据流程部分地激活内部缓冲存储器的存储体而将内部存储器用作高速暂存存储器 当前数据的数量和队列的条目数量，并在队列系统中应用适应性以连接创建和消费数据的两个组件。 构成：当存储在缓冲存储器（20）中的数据被传输到消耗部件（30）或缓冲存储器（20）被用作暂存存储器时，输出锁存器（40）作为虚拟队列操作。 缓冲器控制器（50）控制缓冲存储器（20）的数据，并且当产生缓冲存储器（20）的上溢或下溢时延迟处理器（10）或组件（30）的操作。 缓冲器控制器（50）根据缓冲存储器（20）的内部条目数量和必要的存储体编号的数量来决定有效点（Act_point）。 缓冲器控制器（50）分离用于使用缓冲存储器（20）作为便笺式存储器的输出锁存器（40）。 存储体控制器（60）通过缓冲器控制器（50）的激活点（Act_point）以循环形式激活缓冲存储器（20）的存储体。

公开(公告)号：KR1020030074856A

公开(公告)日：2003-09-22

申请号：KR1020020013838

申请日：2002-03-14

Applicant: 한국과학기술원

Inventor： 손주호 ,  우람찬 ,  유회준

IPC: G06F13/38

Abstract: PURPOSE: A device for controlling a buffer memory of a computer system is provided to implement a buffer system of a low-power effectively and use an internal memory as a scratch pad memory by partially activating a bank of an internal buffer memory according to a flow of the current data and the number of entry numbers of a queue and applying an adaptability in a queue system for connecting two components which create and consume data. CONSTITUTION: An output latch(40) is operated as a virtual queue when data stored in a buffer memory(20) are transmitted to a consumption component(30) or the buffer memory(20) is used as a scratch pad memory. A buffer controller(50) controls data of the buffer memory(20), and delays an operation of a processor(10) or the component(30) when an overflow or underflow of the buffer memory(20) is generated. The buffer controller(50) decides an active point(Act_point) according to the number of internal entry numbers of the buffer memory(20) and the number of necessary bank numbers. The buffer controller(50) separates an output latch(40) for using the buffer memory(20) as the scratch pad memory. A bank controller(60) activates a bank of the buffer memory(20) as a circular form by the active point(Act_point) of the buffer controller(50).

Abstract translation: 目的：提供一种用于控制计算机系统的缓冲存储器的设备，以有效地实现低功率的缓冲系统，并且通过根据流程部分地激活内部缓冲存储器组，并且使用内部存储器作为临时存储器 的当前数据和队列的入口号码，并在队列系统中应用适应性来连接创建和使用数据的两个组件。 构成：当将存储在缓冲存储器（20）中的数据传送到消耗部件（30）或缓冲存储器（20）用作暂存器存储器时，输出锁存器（40）作为虚拟队列操作。 当产生缓冲存储器（20）的上溢或下溢时，缓冲器控制器（50）控制缓冲存储器（20）的数据，并延迟处理器（10）或组件（30）的操作。 缓冲器控制器（50）根据缓冲存储器（20）的内部条目号的数量和所需的存储体号的数量来决定活动点（Act_point）。 缓冲器控制器（50）将用于使用缓冲存储器（20）的输出锁存器（40）分离为临时存储器。 银行控制器（60）通过缓冲控制器（50）的活动点（Act_point）将循环形式的缓冲存储器（20）的一行激活。

公开(公告)号：KR100465913B1

公开(公告)日：2005-01-13

申请号：KR1020030033574

申请日：2003-05-27

Applicant: 한국과학기술원

Inventor： 손주호 ,  우람찬 ,  유회준

IPC: G06F13/00

Abstract: PURPOSE: An accelerator for processing multimedia using a coprocessor on a portable system is provided to efficiently process a multimedia data stream with a small power by using a stream buffer including a system interface unit for enabling the coprocessor equipped with a program memory to directly invoke a main processor and being used as an operation register. CONSTITUTION: A coprocessor interface unit(201) connects the main processor(100) and the coprocessor(200). An internal program memory(207) stores the program. A state control unit(208) makes the coprocessor execute instructions of the main processor and requests the needed operation to the main processor. The stream buffer(203) has the system bus interface(202) for directly connecting to a system bus for the multimedia data stream, and reads/stores data on the next stream when the coprocessor performs a stream processing program. A register mapping unit(204) performs mapping in order to make the coprocessor use contents of the stream buffer as an operation register. An SIMD(Single Instruction Multiple Data) data path(206) performs an SIMD operation in order to make the coprocessor process multiple data at one instruction.

Abstract translation: 目的：提供一种用于在便携式系统上使用协处理器处理多媒体的加速器，以通过使用包括系统接口单元的流缓冲器以小功率有效地处理多媒体数据流，所述系统接口单元使得配备有程序存储器的协处理器能够直接调用 主处理器并被用作操作寄存器。 构成：协处理器接口单元（201）连接主处理器（100）和协处理器（200）。 内部程序存储器（207）存储该程序。 状态控制单元（208）使协处理器执行主处理器的指令并向主处理器请求所需的操作。 流缓冲器（203）具有用于直接连接到用于多媒体数据流的系统总线的系统总线接口（202），并且当协处理器执行流处理程序时在下一个流上读取/存储数据。 寄存器映射单元（204）执行映射以使协处理器使用流缓冲器的内容作为操作寄存器。 SIMD（单指令多数据）数据路径（206）执行SIMD操作以便使协处理器在一个指令下处理多个数据。

公开(公告)号：KR1020040079097A

公开(公告)日：2004-09-14

申请号：KR1020030014021

申请日：2003-03-06

Applicant: 한국과학기술원

Inventor： 손주호 ,  우람찬 ,  유회준

IPC: G06F17/00

Abstract: PURPOSE: A multimedia process accelerating system is provided to embed an automatic code processing function in an assistant processor, and to process a single instruction of a main processor via a memory manager so that it extends an instruction system for a multimedia process. CONSTITUTION: The system comprises a coprocessor interface unit(101), a state control unit(104), a program control unit(202), an internal program memory(201), a pipeline follower(102), a decoder(103), a stream control unit(203), a multi mode SIMD(Single Instruction Multiple Data) register file(301), an adjuster(302), an SIMD data path(105), a precision degree control unit(303), and a memory manager(205). The coprocessor interface unit(101) connects a main processor to an assistant processor. The state control unit(104) controls an overall operations of the assistant processor, and stores a current state. The program control unit(202) and the internal program memory(201) store a program for executing the assistant processor and control an execution of the assistant processor. The pipeline follower(102) synchronizes an instruction pipeline of the main processor with that of the assistant processor. The decoder(103) decodes the instruction of the main processor, and generates a control signal on an overall data path of the assistant processor. The stream control unit(203) controls a process on an multimedia data stream in a memory area. The multi mode SIMD register file(301) makes it possible setting each data value for each mode. The adjuster(302) adjusts a vector register value read from the multi mode SIMD register file(301). The SIMD data path(105) processes plural data with a single instruction. The precision degree control unit(303) adjusts a dynamic range of a calculation result. The memory manager(205) controls both the main memory and the assistant memory to access the same memory.

Abstract translation: 目的：提供一种多媒体处理加速系统，将自动代码处理功能嵌入到辅助处理器中，并通过存储器管理器处理主处理器的单个指令，从而扩展了多媒体处理的指令系统。 构成：系统包括协处理器接口单元（101），状态控制单元（104），程序控制单元（202），内部程序存储器（201），流水线跟随器（102），解码器（103） 流控制单元（203），多模式SIMD（单指令多数据）寄存器文件（301），调整器（302），SIMD数据路径（105），精度度控制单元（303） 经理（205）。 协处理器接口单元（101）将主处理器连接到辅助处理器。 状态控制单元（104）控制辅助处理器的整体操作，并存储当前状态。 程序控制单元（202）和内部程序存储器（201）存储用于执行辅助处理器的程序并控制辅助处理器的执行。 管线跟随器（102）使主处理器的指令流水线与辅助处理器的指令流水线同步。 解码器（103）解码主处理器的指令，并在辅助处理器的整个数据路径上生成控制信号。 流控制单元（203）控制存储区域中的多媒体数据流的处理。 多模式SIMD寄存器文件（301）使得可以为每个模式设置每个数据值。 调整器（302）调整从多模式SIMD寄存器文件（301）读取的向量寄存器值。 SIMD数据路径（105）用单个指令处理多个数据。 精度度控制单元（303）调整计算结果的动态范围。 存储器管理器（205）控制主存储器和辅助存储器以访问相同的存储器。

公开(公告)号：KR100463642B1

公开(公告)日：2004-12-29

申请号：KR1020030014021

申请日：2003-03-06

Applicant: 한국과학기술원

Inventor： 손주호 ,  우람찬 ,  유회준

IPC: G06F17/00

Abstract: PURPOSE: A multimedia process accelerating system is provided to embed an automatic code processing function in an assistant processor, and to process a single instruction of a main processor via a memory manager so that it extends an instruction system for a multimedia process. CONSTITUTION: The system comprises a coprocessor interface unit(101), a state control unit(104), a program control unit(202), an internal program memory(201), a pipeline follower(102), a decoder(103), a stream control unit(203), a multi mode SIMD(Single Instruction Multiple Data) register file(301), an adjuster(302), an SIMD data path(105), a precision degree control unit(303), and a memory manager(205). The coprocessor interface unit(101) connects a main processor to an assistant processor. The state control unit(104) controls an overall operations of the assistant processor, and stores a current state. The program control unit(202) and the internal program memory(201) store a program for executing the assistant processor and control an execution of the assistant processor. The pipeline follower(102) synchronizes an instruction pipeline of the main processor with that of the assistant processor. The decoder(103) decodes the instruction of the main processor, and generates a control signal on an overall data path of the assistant processor. The stream control unit(203) controls a process on an multimedia data stream in a memory area. The multi mode SIMD register file(301) makes it possible setting each data value for each mode. The adjuster(302) adjusts a vector register value read from the multi mode SIMD register file(301). The SIMD data path(105) processes plural data with a single instruction. The precision degree control unit(303) adjusts a dynamic range of a calculation result. The memory manager(205) controls both the main memory and the assistant memory to access the same memory.

Abstract translation: 目的：提供一种多媒体处理加速系统，用于将自动代码处理功能嵌入辅助处理器中，并通过存储器管理器处理主处理器的单个指令，从而扩展多媒体处理的指令系统。 该系统包括协处理器接口单元（101），状态控制单元（104），程序控制单元（202），内部程序存储器（201），流水线跟随器（102），解码器（103） 流控制单元（203），多模式SIMD（单指令多数据）寄存器文件（301），调整器（302），SIMD数据路径（105），精度控制单元（303）和存储器 经理（205）。 协处理器接口单元（101）将主处理器连接到辅助处理器。 状态控制单元（104）控制辅助处理器的整体操作，并存储当前状态。 程序控制单元（202）和内部程序存储器（201）存储用于执行辅助处理器的程序并控制辅助处理器的执行。 流水线跟随器（102）使主处理器的指令流水线与辅助处理器的指令流水线同步。 解码器（103）解码主处理器的指令，并且在辅助处理器的整个数据路径上产生控制信号。 流控制单元（203）控制存储区中的多媒体数据流的处理。 多模式SIMD寄存器文件（301）可以为每种模式设置每个数据值。 调整器（302）调整从多模式SIMD寄存器文件（301）读取的向量寄存器值。 SIMD数据路径（105）用单个指令处理多个数据。 精度控制单元（303）调整计算结果的动态范围。 存储器管理器（205）控制主存储器和辅助存储器访问相同的存储器。