극 부호의 고속 복호 방법 및 장치

    公开(公告)号:WO2023090475A1

    公开(公告)日:2023-05-25

    申请号:PCT/KR2021/016870

    申请日:2021-11-17

    Abstract: 본 방법은 통신 시스템에서 장치가 신호를 수신하는 방법 및 이를 위한 장치에 관한 것으로서, 통신 시스템에서 수신 장치가 신호를 처리하는 방법에 있어서, 부호화된 비트 시퀀스를 수신하는 단계; 및 이진 트리 구조에 기반하여, 최상위 노드로부터 최하위 노드 방향으로 상기 부호화된 비트 시퀀스를 복호하는 단계를 포함하되, 상기 복호 단계에서 부모 노드의 신드롬이 소정 조건을 만족하는 것에 기반하여, 자식 노드에 대한 복호 과정이 생략되며, 상기 부모 노드의 신드롬이 소정 조건을 만족하지 않는 것에 기반하여, 상기 자식 노드에 대한 복호 과정이 수행되는 방법 및 이를 위한 장치에 관한 것이다.

    대수적 부호 기반 연접 극 부호를 이용한 신호 송수신 방법 및 장치

    公开(公告)号:WO2023090473A1

    公开(公告)日:2023-05-25

    申请号:PCT/KR2021/016866

    申请日:2021-11-17

    Abstract: 본 방법은 통신 시스템에서 장치가 신호를 전송하는 방법 및 이를 위한 장치에 관한 것으로서, 정보 비트 시퀀스에 전-부호를 적용하여, 정보 집합, 동결 집합 및 패리티 집합을 포함하는 제1 부호화 비트 시퀀스를 생성하는 단계; 상기 제1 부호화 비트 시퀀스의 정보 집합 중 일부를 상기 동결 집합과 상기 패리티 집합으로 추가로 변경하여, 상기 제1 부호화 비트 시퀀스에 대응하는 제2 부호화 비트 시퀀스를 생성하는 단계; 및 상기 제2 부호화 비트 시퀀스에 극 부호를 적용하여 제3 부호화 비트 시퀀스를 생성하는 단계; 및 상기 제3 부호화 비트 시퀀스를 전송하는 단계를 포함하는 방법 및 이를 위한 장치에 관한 것이다.

    패리티 검사 연접 극 부호의 설계 방법 및 그 장치

    公开(公告)号:KR1020210002817A

    公开(公告)日:2021-01-11

    申请号:KR1020190078570

    申请日:2019-07-01

    Inventor: 하정석 오경목

    Abstract: 패리티검사연접극 부호의설계방법및 그장치가개시된다. 본발명의일 실시예에따른극 부호설계방법은부호길이, 메시지길이및 채널정보를수신하는단계; 상기수신된부호길이, 메시지길이및 채널정보에기초하여극 부호의정보집합(information set)과패리티집합(parity set)을생성하는단계; 및상기생성된정보집합및 패리티집합에기초하여상기정보집합의원소들을포함하는패리티노드를생성하는단계를포함한다.

    패리티 검사 연접 극 부호의 설계 방법 및 그 장치

    公开(公告)号:KR102213345B1

    公开(公告)日:2021-02-08

    申请号:KR1020190078570

    申请日:2019-07-01

    Inventor: 하정석 오경목

    Abstract: 패리티검사연접극 부호의설계방법및 그장치가개시된다. 본발명의일 실시예에따른극 부호설계방법은부호길이, 메시지길이및 채널정보를수신하는단계; 상기수신된부호길이, 메시지길이및 채널정보에기초하여극 부호의정보집합(information set)과패리티집합(parity set)을생성하는단계; 및상기생성된정보집합및 패리티집합에기초하여상기정보집합의원소들을포함하는패리티노드를생성하는단계를포함한다.

Patent Agency Ranking