公开(公告)号：KR100984707B1

公开(公告)日：2010-10-01

申请号：KR1020080104064

申请日：2008-10-23

Applicant: 한국과학기술원

Inventor： 박인철 ,  유덕현 ,  김지훈

IPC: G06F13/16 ,  G06F13/36 ,  G06F13/34

Abstract: 어드레스 생성 슬레이브 디바이스는 어드레스 증감값 레지스터, 액세스 어드레스 저장부, 어드레스 연산부 및 멀티플렉서를 포함한다. 어드레스 증감값 레지스터는 어드레스 증감값을 저장하고, 마스터 디바이스가 메모리에 액세스할 때, 어드레스들의 패턴을 나타내는 어드레스 제어 신호를 수신하고, 어드레스 제어 신호를 기초로 하여 어드레스 증감값을 출력한다. 액세스 어드레스 저장부는 제1 액세스 어드레스를 수신하여 저장하고, 제1 액세스 어드레스를 이전 액세스 어드레스로서 출력한다. 어드레스 연산부는 어드레스 제어 신호를 기초로, 이전 액세스 어드레스에 어드레스 증감값을 연산하여 생성 어드레스를 발생한다. 멀티플렉서는 마스터 디바이스가 메모리에 액세스하기 위해 송신한 마스터 송신 어드레스 및 생성 어드레스를 수신하고, 상기 마스터 디바이스가 상기 메모리에 액세스할 때 송신하는 어드레스 모드 신호를 기초로, 마스터 송신 어드레스 및 생성 어드레스 중에 하나를 선택하여 제2 액세스 어드레스를 출력한다. 따라서 슬레이브 디바이스가 이전의 액세스 어드레스를 이용하여 메모리에 액세스하는 어드레스를 생성할 수 있고, 버스 회로 상의 어드레스 변경을 줄여 전력 소모를 감소시킨다.
어드레스, 마스터, 슬레이브, 메모리

公开(公告)号：KR100961242B1

公开(公告)日：2010-06-03

申请号：KR1020080097948

申请日：2008-10-07

Applicant: 한국과학기술원

Inventor： 박인철 ,  김지훈 ,  유덕현 ,  권기석 ,  배은주 ,  손원희

IPC: G06F9/30 ,  G06F9/305 ,  G06F9/308

Abstract: 명령어를 지연시켜 수행하는 방법은 현재 명령어가 이전 명령어와 의존성이 있는지 판단하는 단계, 현재 명령어가 이전 명령어와 의존성이 있는 경우, 현재 명령어의 N번째 비트에 제1 값을 설정하는 단계, 디코딩 단계에서 현재 명령어의 N번째 비트 값을 판단하는 단계 및 현재 명령어의 N번째 비트 값이 제1 값으로 판단된 경우, N번째 비트 값을 제1 값과 반전된 제2 값으로 변경한 후, 디코딩 단계를 한 사이클 더 수행하여 실행 단계, 메모리 접속 단계 및 기입 단계를 한 사이클씩 지연시키는 단계를 포함한다. 따라서 각 명령어의 지연 여부를 결정하는 한 비트를 이용하여 무연산(NOP: No Operation) 명령어의 요구 없이 의존성이 있는 복수의 명령어들을 정상적으로 처리할 수 있고, 이에 따라 프로그램의 크기를 감소시킬 수 있다.
명령어, 무연산, 프로세서, 지연

公开(公告)号：KR1020100038828A

公开(公告)日：2010-04-15

申请号：KR1020080097948

申请日：2008-10-07

Applicant: 한국과학기술원

Inventor： 박인철 ,  김지훈 ,  유덕현 ,  권기석 ,  배은주 ,  손원희

IPC: G06F9/30 ,  G06F9/305 ,  G06F9/308

Abstract: PURPOSE: An execution method of instruction after delaying and an execution system for the same are provided to execute one more decoding stage of a current instruction when the current instruction is dependent to previous instructions. CONSTITUTION: A programming unit(615) determined whether a current instruction is dependent on previous instruction. If the current instruction is dependent on the previous instruction, the programming unit sets a first value to Nth bit of the current instruction. A processor(635) determines the Nth bit value of the current instruction. If the Nth bit value of the current instruction is determined to the first value, the processor executes one more decoding state of the current instruction.

Abstract translation: 目的：提供延迟后的指令的执行方法及其执行系统，以在当前指令依赖于先前指令时执行当前指令的另一个解码级。 规定：编程单元（615）确定当前指令是否依赖于先前的指令。 如果当前指令取决于先前的指令，则编程单元将当前指令的第一个值设置为第N位。 处理器（635）确定当前指令的第N位值。 如果当前指令的第N位值被确定为第一值，则处理器执行当前指令的另一个解码状态。

公开(公告)号：KR1020100045042A

公开(公告)日：2010-05-03

申请号：KR1020080104064

申请日：2008-10-23

Applicant: 한국과학기술원

Inventor： 박인철 ,  유덕현 ,  김지훈

IPC: G06F13/16 ,  G06F13/36 ,  G06F13/34

Abstract: PURPOSE: A method for generating an address, an address generation slave device, a master slave system and a multi master slave system thereof are provided to reduce address alteration on a bus circuit by creating an address for accessing a memory with a previous access address. CONSTITUTION: An address increase/decrease value register(620) outputs an address gradient value. An access address storage unit(630) outputs the first access address as a previous access address. An address operation unit(640) occurs a generation address with operation of an address gradient value about the previous access address. A multiplexer(650) selects one between a master transmission address and the generated address. The multiplexer outputs the second access address.

Abstract translation: 目的：提供一种用于产生地址的方法，地址生成从设备，主从系统和多主从系统，以通过创建用于访问具有先前访问地址的存储器的地址来减少总线电路上的地址改变。 构成：地址增减值寄存器（620）输出地址梯度值。 访问地址存储单元（630）将第一访问地址作为先前访问地址输出。 地址操作单元（640）产生具有关于先前访问地址的地址梯度值的生成地址。 多路复用器（650）在主发送地址和生成的地址之间选择一个。 多路复用器输出第二个访问地址。