-
公开(公告)号：KR1020090081580A
公开(公告)日：2009-07-29
申请号：KR1020080007526
申请日：2008-01-24
Applicant: 한국과학기술원
IPC: H01L23/12
Abstract: A semiconductor package substrate is provided to reduce a noise generated through the cutout by including a dually stacked EBG(Electromagnetic Band Gap) structure around cutouts. A semiconductor package substrate(100) includes a ground plane(120), a power plane(140), a plurality of first EBG planes(160), a plurality of second EBG planes(180). The ground plane provides the ground voltage. The power plane provides the power supply voltage. The power plane is parallel to the ground plane. A plurality of first EBG planes are positioned between the ground plane and the power plane. The plurality of first EBG planes surround a cutout(150) formed in the ground plane or the power plane. The plurality of second EBG planes are positioned between the ground plane and the power plane. The plurality of second EBG planes surround the cutout. The plurality of second EBG planes are formed with the laminating structure with the first EBG planes.
Abstract translation: 提供半导体封装基板，通过在切口周围包括双重层叠的EBG（电磁带隙）结构来减少通过切口产生的噪声。 半导体封装基板（100）包括接地平面（120），电源平面（140），多个第一EBG平面（160），多个第二EBG平面（180）。 接地层提供接地电压。 电源提供电源电压。 电源平面平行于接地平面。 多个第一EBG平面位于接地平面和电源平面之间。 多个第一EBG平面围绕形成在接地平面或电源平面中的切口（150）。 多个第二EBG平面位于接地平面和电源平面之间。 多个第二EBG平面围绕该切口。 多个第二EBG平面与具有第一EBG平面的层压结构形成。
-
公开(公告)号：KR1020090081571A
公开(公告)日：2009-07-29
申请号：KR1020080007513
申请日：2008-01-24
Applicant: 한국과학기술원
IPC: H01L23/538
CPC classification number: H01L23/552 , H01L21/76897 , H01L23/481 , H01L23/64
Abstract: A semiconductor package substrate with a double stacked electromagnetic bandgap structure is provided to reduce the voltage drop of return current in order to smoothen signal transmission and to prevent noise coupling. A semiconductor package substrate(100) comprises a ground plane(120), a power plane(140), a via hole(150), a plurality of first EBG planes(160) and a plurality of second EBG planes(180). The ground plane provides ground voltage. The power plane provides power supply voltage. The power plane is parallel to the ground plane. The via hole delivers signals through the ground plane and power plane. The first EBG planes are positioned between the ground plane and the power plane. The first EBG planes surround the via hole. The second EBG planes are positioned between the ground plane and the power plane. The second EBG planes surround the via hole. The first and second EBG planes are laminated.
Abstract translation: 提供具有双层电磁带隙结构的半导体封装基板，以减少返回电流的电压降，以平滑信号传输并防止噪声耦合。 半导体封装基板（100）包括接地平面（120），电源平面（140），通孔（150），多个第一EBG平面（160）和多个第二EBG平面（180）。 接地层提供接地电压。 电源提供电源电压。 电源平面平行于接地平面。 通孔通过接地层和电源平面传送信号。 第一EBG平面位于接地平面和电源平面之间。 第一个EBG平面围绕通孔。 第二个EBG平面位于接地平面和电源平面之间。 第二个EBG平面围绕通孔。 第一和第二EBG平面被层压。
-
公开(公告)号：KR100969660B1
公开(公告)日：2010-07-14
申请号：KR1020080007513
申请日：2008-01-24
Applicant: 한국과학기술원
IPC: H01L23/538
Abstract: 반도체 패키지 기판은 접지 전압을 제공하는 그라운드 플레인, 전원 전압을 제공하고 그라운드 플레인에 평행한 파워 플레인, 그라운드 플레인 및 파워 플레인을 관통하여 신호를 전달하는 비아 홀, 파워 플레인과 그라운드 플레인 사이에 위치하고, 비아 홀을 둘러싸는 복수의 제1 EBG 플레인들, 및 파워 플레인과 그라운드 플레인 사이에 위치하고, 비아 홀을 둘러싸며, 제1 EBG 플레인들과 적층 구조로 형성되는 복수의 제2 EBG 플레인들을 포함한다. 따라서 반도체 패키지 기판은 이중 적층 EBG 구조를 포함함으로써 요구되는 대역에서의 노이즈를 감소시킬 수 있다.
-
公开(公告)号：KR100914149B1
公开(公告)日：2009-08-28
申请号：KR1020080007526
申请日：2008-01-24
Applicant: 한국과학기술원
IPC: H01L23/12
Abstract: 반도체 패키지 기판은 접지 전압을 제공하는 그라운드 플레인, 전원 전압을 제공하고, 그라운드 플레인에 평행한 파워 플레인, 그라운드 플레인 또는 파워 플레인에 위치하는 컷아웃, 그라운드 플레인과 파워 플레인 사이에 위치하고, 컷아웃을 둘러싸는 복수의 제1 전자기 밴드갭 플레인들, 및 그라운드 플레인과 파워 플레인 사이에 위치하고, 컷아웃을 둘러싸며, 제1 전자기 밴드갭 플레인들과 적층 구조로 형성되는 복수의 제2 전자기 밴드갭 플레인들을 포함한다. 따라서 반도체 패키지 기판은 컷아웃 주위에 이중 적층 전자기 밴드갭 구조를 포함함으로써 컷아웃을 통하여 발생하는 노이즈를 감소시킬 수 있다.
-
-
-
Search Results
4
records
(took 0.021 seconds)
