公开(公告)号：KR100771146B1

公开(公告)日：2007-10-29

申请号：KR1020060120195

申请日：2006-11-30

Applicant: 한국과학기술원

Inventor： 김정호 ,  박종배 ,  심유정

IPC: H01L23/58 ,  H01L23/60

CPC classification number: H01L2224/33 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L23/552 ,  H01L23/142 ,  H01L23/522 ,  H01L2924/00012

Abstract: A system in package is provided to suppress high-frequency switching noise and electromagnetic interference effectively by using the single layer capacitor of high self resonant frequency and high capacitor. At least one integrated circuit chip is mounted on a main chip pad(11), and a ground plane(12) is formed under the main chip pad to provide the integrated circuit chip with a ground potential. A power plane(13) is spaced apart from the ground plane to supply a power potential to the integrated circuit chip. A single layer capacitor chip(15) is composed of two metal plates and a high-k material filled between the plates, and is interposed between the ground plane and the power plane so that the two metal plates are electrically connected to the ground plane and the power plane.

Abstract translation: 提供一种封装体系，通过使用高自谐振频率和高电容的单层电容器有效抑制高频开关噪声和电磁干扰。 至少一个集成电路芯片安装在主芯片焊盘（11）上，并且在主芯片焊盘下形成接地平面（12），以为集成电路芯片提供接地电位。 电源平面（13）与接地平面间隔开，以向集成电路芯片供电。 单层电容器芯片（15）由两个金属板和填充在板之间的高k材料组成，并且被插入在接地平面和电源平面之间，使得两个金属板电连接到接地平面， 电力平面。

公开(公告)号：KR100914149B1

公开(公告)日：2009-08-28

申请号：KR1020080007526

申请日：2008-01-24

Applicant: 한국과학기술원

Inventor： 김정호 ,  박종배 ,  유정식

IPC: H01L23/12

Abstract: 반도체 패키지 기판은 접지 전압을 제공하는 그라운드 플레인, 전원 전압을 제공하고, 그라운드 플레인에 평행한 파워 플레인, 그라운드 플레인 또는 파워 플레인에 위치하는 컷아웃, 그라운드 플레인과 파워 플레인 사이에 위치하고, 컷아웃을 둘러싸는 복수의 제1 전자기 밴드갭 플레인들, 및 그라운드 플레인과 파워 플레인 사이에 위치하고, 컷아웃을 둘러싸며, 제1 전자기 밴드갭 플레인들과 적층 구조로 형성되는 복수의 제2 전자기 밴드갭 플레인들을 포함한다. 따라서 반도체 패키지 기판은 컷아웃 주위에 이중 적층 전자기 밴드갭 구조를 포함함으로써 컷아웃을 통하여 발생하는 노이즈를 감소시킬 수 있다.

公开(公告)号：KR1020080056043A

公开(公告)日：2008-06-20

申请号：KR1020060128542

申请日：2006-12-15

Applicant: 한국과학기술원

Inventor： 홍성철 ,  김철영 ,  박종배 ,  김정호

IPC: H03H9/64

CPC classification number: H03H9/64 ,  H01L23/13 ,  H01L23/3677 ,  H01L23/3735 ,  H03H2001/0085

Abstract: A package structure of an LTCC(Low Temperature Co-fired Ceramic) module is provided to minimize the size thereof by stacking a dummy cavity layer and a PCB substrate through a BGA(Ball Grid Array) process. A package structure of an LTCC(Low Temperature Co-fired Ceramic) module includes an RF(Radio Frquency) module(200), a dummy cavity layer(210), and a PCB(Printed Circuit Board) substrate(220). The RF module includes a transceiver circuit on one surface thereof and a patch antenna on the other surface thereof through an LTCC process. The RF module, the dummy cavity layer, and the PCB substrate are sequentially stacked. The stacked RF module, dummy cavity layer, and PCB substrate are connected with one another through a BGA(Ball Grid Array) process.

Abstract translation: 提供LTCC（低温共烧陶瓷）模块的封装结构，以通过BGA（球栅阵列）工艺堆叠虚空腔层和PCB衬底来最小化其尺寸。 LTCC（低温共烧陶瓷）模块的封装结构包括RF（无线电频率）模块（200），虚拟空腔层（210）和PCB（印刷电路板）衬底（220）。 RF模块通过LTCC工艺在其一个表面上包括收发器电路和在另一表面上的贴片天线。 RF模块，虚拟空腔层和PCB基板依次层叠。 层叠的RF模块，虚拟空腔层和PCB衬底通过BGA（球栅阵列）工艺相互连接。

公开(公告)号：KR100969660B1

公开(公告)日：2010-07-14

申请号：KR1020080007513

申请日：2008-01-24

Applicant: 한국과학기술원

Inventor： 김정호 ,  유정식 ,  박종배

IPC: H01L23/538

Abstract: 반도체 패키지 기판은 접지 전압을 제공하는 그라운드 플레인, 전원 전압을 제공하고 그라운드 플레인에 평행한 파워 플레인, 그라운드 플레인 및 파워 플레인을 관통하여 신호를 전달하는 비아 홀, 파워 플레인과 그라운드 플레인 사이에 위치하고, 비아 홀을 둘러싸는 복수의 제1 EBG 플레인들, 및 파워 플레인과 그라운드 플레인 사이에 위치하고, 비아 홀을 둘러싸며, 제1 EBG 플레인들과 적층 구조로 형성되는 복수의 제2 EBG 플레인들을 포함한다. 따라서 반도체 패키지 기판은 이중 적층 EBG 구조를 포함함으로써 요구되는 대역에서의 노이즈를 감소시킬 수 있다.

公开(公告)号：KR100859319B1

公开(公告)日：2008-09-19

申请号：KR1020060128542

申请日：2006-12-15

Applicant: 한국과학기술원

Inventor： 홍성철 ,  김철영 ,  박종배 ,  김정호

IPC: H03H9/64

Abstract: 본 발명은 엘티씨씨 모듈의 패키지 구조에 있어서, 엘티씨씨 공정에 의해 한 면에는 송수신회로가 형성되고 다른 한 면에는 패치 안테나가 형성된 RF 모듈을 PCB 기판에 패키징 할 때 송수신회로가 형성된 면에 더미 캐비티 레이어를 형성하여 BGA공정을 통해 PCB 기판과 적층으로 패키징되어 RF 송수신 회로가 외부로부터 전기적 그리고 물리적으로 격리되어 보통의 패키징과정에서 필요한 몰딩, 쉴딩이 없어져 소형화와 동시에 저가격화를 이룰 수 있는 이점이 있다.
LTCC, 엘티씨씨, RF모듈, 송수신 회로, 더미 캐비티, BGA

公开(公告)号：KR1020090081580A

公开(公告)日：2009-07-29

申请号：KR1020080007526

申请日：2008-01-24

Applicant: 한국과학기술원

Inventor： 김정호 ,  박종배 ,  유정식

IPC: H01L23/12

Abstract: A semiconductor package substrate is provided to reduce a noise generated through the cutout by including a dually stacked EBG(Electromagnetic Band Gap) structure around cutouts. A semiconductor package substrate(100) includes a ground plane(120), a power plane(140), a plurality of first EBG planes(160), a plurality of second EBG planes(180). The ground plane provides the ground voltage. The power plane provides the power supply voltage. The power plane is parallel to the ground plane. A plurality of first EBG planes are positioned between the ground plane and the power plane. The plurality of first EBG planes surround a cutout(150) formed in the ground plane or the power plane. The plurality of second EBG planes are positioned between the ground plane and the power plane. The plurality of second EBG planes surround the cutout. The plurality of second EBG planes are formed with the laminating structure with the first EBG planes.

Abstract translation: 提供半导体封装基板，通过在切口周围包括双重层叠的EBG（电磁带隙）结构来减少通过切口产生的噪声。 半导体封装基板（100）包括接地平面（120），电源平面（140），多个第一EBG平面（160），多个第二EBG平面（180）。 接地层提供接地电压。 电源提供电源电压。 电源平面平行于接地平面。 多个第一EBG平面位于接地平面和电源平面之间。 多个第一EBG平面围绕形成在接地平面或电源平面中的切口（150）。 多个第二EBG平面位于接地平面和电源平面之间。 多个第二EBG平面围绕该切口。 多个第二EBG平面与具有第一EBG平面的层压结构形成。

公开(公告)号：KR1020090081571A

公开(公告)日：2009-07-29

申请号：KR1020080007513

申请日：2008-01-24

Applicant: 한국과학기술원

Inventor： 김정호 ,  유정식 ,  박종배

IPC: H01L23/538

CPC classification number: H01L23/552 ,  H01L21/76897 ,  H01L23/481 ,  H01L23/64

Abstract: A semiconductor package substrate with a double stacked electromagnetic bandgap structure is provided to reduce the voltage drop of return current in order to smoothen signal transmission and to prevent noise coupling. A semiconductor package substrate(100) comprises a ground plane(120), a power plane(140), a via hole(150), a plurality of first EBG planes(160) and a plurality of second EBG planes(180). The ground plane provides ground voltage. The power plane provides power supply voltage. The power plane is parallel to the ground plane. The via hole delivers signals through the ground plane and power plane. The first EBG planes are positioned between the ground plane and the power plane. The first EBG planes surround the via hole. The second EBG planes are positioned between the ground plane and the power plane. The second EBG planes surround the via hole. The first and second EBG planes are laminated.

Abstract translation: 提供具有双层电磁带隙结构的半导体封装基板，以减少返回电流的电压降，以平滑信号传输并防止噪声耦合。 半导体封装基板（100）包括接地平面（120），电源平面（140），通孔（150），多个第一EBG平面（160）和多个第二EBG平面（180）。 接地层提供接地电压。 电源提供电源电压。 电源平面平行于接地平面。 通孔通过接地层和电源平面传送信号。 第一EBG平面位于接地平面和电源平面之间。 第一个EBG平面围绕通孔。 第二个EBG平面位于接地平面和电源平面之间。 第二个EBG平面围绕通孔。 第一和第二EBG平面被层压。