-
公开(公告)号：KR1020060131395A
公开(公告)日：2006-12-20
申请号：KR1020050051818
申请日：2005-06-16
Applicant: 한국과학기술원
IPC: H03M1/70
CPC classification number: H03M1/1023 , H03M1/662 , H03M1/70 , H03M2201/63 , H03M2201/8152
Abstract: An MDAC circuit capable of correcting a gain error of residual voltage and a sample/hold circuit are provided to correct the gain error of the residual voltage due to insufficient gain of an operation amplifier by using a variable capacitor. An MDAC(Multiplying Digital/Analog Converter) circuit includes a sampling capacitor(Cs), a feedback capacitor(Cf), and an operation amplifier(OPA). A gain compensation unit is connected in parallel with the sampling capacitor. The gain compensation unit samples an analog input signal at a sampling phase, and is connected to plural reference voltages at an amplifying phase, thereby compensating a gain of the operation amplifier. A switching member is switched according to a switch control signal input from an exterior.
Abstract translation: 提供能够校正残余电压的增益误差的MDAC电路和采样/保持电路，以通过使用可变电容器来校正由于运算放大器的增益不足引起的残余电压的增益误差。 MDAC（乘法数字/模拟转换器）电路包括采样电容器（Cs），反馈电容器（Cf）和运算放大器（OPA）。 增益补偿单元与采样电容并联。 增益补偿单元以采样相位采样模拟输入信号，并以放大相连接到多个参考电压，从而补偿运算放大器的增益。 根据从外部输入的开关控制信号来切换开关构件。
-
公开(公告)号：KR100756426B1
公开(公告)日：2007-09-07
申请号：KR1020050051818
申请日：2005-06-16
Applicant: 한국과학기술원
IPC: H03M1/70
Abstract: 본 발명은 가변 캐패시터를 이용하여 연산증폭기의 충분하지 못한 이득에 의한 오차를 줄일 수 있도록 함으로써 잔류전압의 오차교정이 가능한 다중 디지털 아날로그 변환회로 및 샘플/홀드 회로를 제공하며, 본 발명의 잔류전압의 오차교정이 가능한 다중 디지털 아날로그 변환회로는 샘플링 캐패시터에 병렬로 연결되며, 샘플링 위상시 아날로그 입력신호를 샘플링하고 증폭 위상시 복수개의 서로 다른 기준전압에 연결되어 연산증폭기의 이득을 보정하는 제1 이득보정수단; 샘플링 캐패시터 및 귀환 캐패시터에 각각 병렬로 연결되며, 샘플링 위상시 아날로그 입력신호를 샘플링하고 증폭 위상시 소정 고정 전압에 연결되어 연산증폭기의 이득을 보정하는 제2 이득보정수단; 및 외부로부터의 스위치 제어신호에 따라 샘플링 위상과 증폭 위상시 상기 샘플링 캐패시터, 귀환 캐패시터 및 제1, 제2 이득보정수단이 아날로그 입력신호를 샘플링하거나 또는 해당하는 소정 전압에 연결될 수 있도록 스위칭되는 스위칭 수단;으로 구성됨을 특징으로 하며, 이러한 본 발명은 구성이 간단하고 추가적인 회로가 많지 않아 추가 전력소모 증가없이 오차를 교정할 수 있게 된다.
MDAC, 샘플/홀드회로, 가변 캐패시터, 오차 보상, 잔류전압, 파이프라인
-
Search Results
2
records
(took 0.015 seconds)
