公开(公告)号：KR100457926B1

公开(公告)日：2004-11-18

申请号：KR1020030010017

申请日：2003-02-18

Applicant: 한국과학기술원

Inventor： 김문정 ,  전수근 ,  권영세

IPC: H01L21/328

Abstract: PURPOSE: A method for fabricating a sub-micron emitter using an anisotropic etch characteristic is provided to form stably a heterojunction bipolar transistor by etching easily an InGaAs layer around an emitter electrode. CONSTITUTION: A dummy emitter including an InGaAs layer(32) is laminated on a structure of a heterojunction bipolar transistor of a semiconductor substrate(31). The first line width is defined on the dummy emitter by using a photoresist. The second line width is formed on a boundary between the emitter region and the bottom of the InGaAs layer by performing an anisotropic etch process for the InGaAs layer. An emitter electrode(111) is formed by depositing a contact metal material on an anisotropic etch groove and etching the dummy emitter around the contact metal. The third line width is formed on a boundary between the base region and the bottom of the emitter region by performing the anisotropic etch process for the emitter region.

Abstract translation: 目的：提供一种使用各向异性蚀刻特性制造亚微米发射体的方法，以通过容易地蚀刻发射电极周围的InGaAs层来稳定地形成异质结双极晶体管。 构成：在半导体衬底（31）的异质结双极晶体管的结构上层叠包含InGaAs层（32）的虚拟发射极。 通过使用光致抗蚀剂在虚拟发射极上定义第一线宽。 通过对InGaAs层进行各向异性蚀刻工艺，在发射极区和InGaAs层的底部之间的边界上形成第二线宽。 发射极（111）通过在各向异性蚀刻槽上沉积接触金属材料并在接触金属周围蚀刻虚拟发射极来形成。 通过对发射极区域执行各向异性蚀刻工艺，在基极区域和发射极区域的底部之间的边界上形成第三线宽。

公开(公告)号：KR1020010093444A

公开(公告)日：2001-10-29

申请号：KR1020000016066

申请日：2000-03-29

Applicant: 한국과학기술원

Inventor： 전수근 ,  김문정 ,  양경훈 ,  권영세

IPC: H01L21/3213

CPC classification number: H01L29/66318

Abstract: PURPOSE: A fabrication method of a self-aligned submicron gate electrode is provided to reduce manufacturing costs by using a contact aligner and an anisotropic etching. CONSTITUTION: A dummy emitter is formed on an HBT(Hetero-junction Bipolar Transistor) structure of InP/InGaAs grown sequentially a base, an emitter and an emitter cap regions on an InP substrate(11). A photoresist pattern having a line-width of 1 micron is formed on the dummy emitter by using a contact aligner. By selectively anisotropic etching the dummy emitter using the photoresist pattern, a pattern is formed in which the line-width(L2) of the pattern is more narrow than the line-width(L1) of the photoresist pattern. By depositing a contact metal on the resultant structure, a submicron gate(61) is then formed.

Abstract translation: 目的：提供自对准亚微米栅电极的制造方法，以通过使用接触对准器和各向异性蚀刻来降低制造成本。 构成：在InP / InGaAs的HBT（异质结双极晶体管）结构上依次生长在InP衬底（11）上的基极，发射极和发射极帽区域上形成虚拟发射极。 通过使用接触对准器在虚拟发射器上形成具有1微米线宽的光致抗蚀剂图案。 通过使用光致抗蚀剂图案选择性地各向异性蚀刻伪发射体，形成图案的线宽（L2）比光致抗蚀剂图案的线宽（L1）更窄的图案。 通过在所得结构上沉积接触金属，形成亚微米栅（61）。

公开(公告)号：KR100265384B1

公开(公告)日：2000-09-15

申请号：KR1019970000024

申请日：1997-01-03

Applicant: 한국과학기술원

Inventor： 전수근 ,  홍성철

IPC: H01S5/30

Abstract: PURPOSE: An integrated circuit(IC) device of cantilever and light source and a manufacturing method thereof are provided to integrate various types of light sources and cantilevers on a single substrate as the distance between the light source and cantilever does not affect the amplification rate of position changes. CONSTITUTION: In the integrated circuit(IC) device of cantilever and light source, an LED holder(27) and an LED are prepared inside the side C(29) of a silicon substrate(30). On the upper part of the silicon substrate(30), a Si3N4 layer is prepared for cantilever, looking against a Sio2 layer(26). A reversed-pyramid shaped metal tip(21) is attached to the free terminal of the Si3N4(25). The metal tip(21) includes reflector facet A(22) or reflector facet B(28) made of Si through V-shape etching. An upper electrode(23) is formed on the top of the Si3N4(25) for closed loop control, and a bottom electrode(24) is formed on the upper part of the silicon substrate(30) by using p+ or n+ diffusion layer.

Abstract translation: 目的：提供一种悬臂梁和光源的集成电路（IC）装置及其制造方法，将光源与悬臂之间的距离不影响放大率，从而将各种类型的光源和悬臂集成在单个基板上 位置变化。 构成：在悬臂梁和光源的集成电路（IC）装置中，在硅基板（30）的C侧（29）的内侧配备有LED支架（LED）和LED。 在硅衬底（30）的上部，制备用于悬臂的Si 3 N 4层，与Sio2层（26）相对。 反向棱锥形的金属尖端（21）连接到Si 3 N 4（25）的自由端。 金属尖端（21）包括由Si至V形蚀刻制成的反射器面A（22）或反射器面B（28）。 在用于闭环控制的Si 3 N 4（25）的顶部上形成上电极（23），并且通过使用p +或n +扩散层在硅衬底（30）的上部形成底电极（24）。

公开(公告)号：KR1019980065177A

公开(公告)日：1998-10-15

申请号：KR1019970000024

申请日：1997-01-03

Applicant: 한국과학기술원

Inventor： 전수근 ,  홍성철

IPC: H01S5/30

Abstract: 본 발명은 초미세량 센서 등에 응용되는 캔틸레버(cantilever)와 광원(LED, LD 또는 SEL)을 단일 기판 위에 집적한 소자와 그 제조방법에 관한 것이다.
상세하게는 광원으로부터 캔틸레버까지의 거리는 광위치 변화의 증폭률에 영향을 미치지 않으므로 광원과 캔틸레버를 하나의 기판 상에 여러 가지 형태로 집적하여, 광원과 캔틸레버를 근접 배치함으로써 정렬이 불필요하며, 소자가 차지하는 공간이 더욱 축소되고, 특히 빛의 초점조절에 대한 제한을 줄인 것이다.
본 발명에 의한 집적소자는 캔틸레버의 미세변위를 정확하게 측정하는 것이 가능하므로 미세물리량(가속도, 질량, 변위, 온도 등) 센서에 응용될 수 있으며, SPM(Scanning Probe Microscope) 팁의 변위 측정에 이용할 수 있고, 또한 광소자와 LD(Laser Diode)의 정렬에 이용할 수도 있다.

公开(公告)号：KR1020040074401A

公开(公告)日：2004-08-25

申请号：KR1020030010017

申请日：2003-02-18

Applicant: 한국과학기술원

Inventor： 김문정 ,  전수근 ,  권영세

IPC: H01L21/328

Abstract: PURPOSE: A method for fabricating a sub-micron emitter using an anisotropic etch characteristic is provided to form stably a heterojunction bipolar transistor by etching easily an InGaAs layer around an emitter electrode. CONSTITUTION: A dummy emitter including an InGaAs layer(32) is laminated on a structure of a heterojunction bipolar transistor of a semiconductor substrate(31). The first line width is defined on the dummy emitter by using a photoresist. The second line width is formed on a boundary between the emitter region and the bottom of the InGaAs layer by performing an anisotropic etch process for the InGaAs layer. An emitter electrode(111) is formed by depositing a contact metal material on an anisotropic etch groove and etching the dummy emitter around the contact metal. The third line width is formed on a boundary between the base region and the bottom of the emitter region by performing the anisotropic etch process for the emitter region.

Abstract translation: 目的：提供使用各向异性蚀刻特性制造亚微米发射体的方法，通过容易地蚀刻发射极周围的InGaAs层来稳定地形成异质结双极晶体管。 构成：在半导体衬底（31）的异质结双极晶体管的结构上层叠包括InGaAs层（32）的虚拟发射极。 通过使用光致抗蚀剂，在虚拟发射器上限定第一线宽。 通过对InGaAs层进行各向异性蚀刻工艺，在InGaAs层的发射极区域和底部之间的边界上形成第二线宽。 通过在各向异性蚀刻槽上沉积接触金属材料并在接触金属周围蚀刻虚拟发射极来形成发射极（111）。 通过对发射极区域进行各向异性蚀刻工艺，在基极区域和发射极区域的边界上形成第三线宽度。

公开(公告)号：KR100332834B1

公开(公告)日：2002-04-15

申请号：KR1020000016066

申请日：2000-03-29

Applicant: 한국과학기술원

Inventor： 전수근 ,  김문정 ,  양경훈 ,  권영세

IPC: H01L21/3213

Abstract: 본 발명은 반도체 소자의 서브마이크론 게이트 전극에 관한 것으로서, 특히 비등방성 식각을 이용하여 자기 정렬이 가능한 서브마이크론 게이트 제조 방법에 관한 것이다.
종래 자기 정렬이 가능한 서브마이크론 게이트를 형성하기 위해서는 전자선 직접 쓰기(e-beam direct writing), 스텝퍼(stepper)와 같은 고가의 장비를 필요로 하거나, 자기 정렬을 위해서는 측벽(side-wall) 형성과 같은 복잡한 공정을 필요로 하기 때문에 제조단가가 높아지는 단점을 가지고 있었다.
이에 본 발명은 기존의 값싼 접촉 정렬기(contact aligner)와 간단한 비등방성 습식 식각 공정만을 가지고도 신뢰도 높은 서브마이크론 게이트를 형성함으로써 제조단가를 낮춘다. 또한 본 발명은 형성된 게이트를 이용하여 자기 정렬(self-align)이 가능하여 HBT(Hetro Bipolar Transistor)소자에서 베이스 전극형성시 베이스와 에미터사이의 거리를 최대한 줄일 수 있어서 베이스(base)저항을 줄이는 효과도 아울러 갖는다.