-
公开(公告)号：KR101630602B1
公开(公告)日：2016-06-24
申请号：KR1020140037832
申请日：2014-03-31
Applicant: 한국과학기술원
IPC: H03L7/081 , G11C11/407
Abstract: 지연고정루프회로는페이즈디텍터, 차지펌프, 지연부및 듀티사이클조절부를포함한다. 페이즈디텍터는기준클럭신호및 출력클럭신호사이의제1 위상차이를제1 듀티사이클로변환하여제1 듀티신호를생성하고, 제1 듀티사이클을증폭하여제1 증폭듀티신호를출력하고, 출력클럭신호및 출력클럭신호의반전신호사이의제2 위상차이를제2 듀티사이클로변환하여제2 듀티신호를생성하고, 제2 듀티사이클을증폭하여제2 증폭듀티신호를출력한다. 차지펌프는제1 증폭듀티신호및 제2 증폭듀티신호에기초하여제어전압을제공한다. 지연부는제어전압에따라기준클럭신호를시간지연하여지연기준클럭신호를제공한다. 듀티사이클조절부는출력클럭신호및 출력클럭신호의반전신호따라결정되는증폭듀티신호에기초하여기준지연클럭신호의듀티사이클을조절하고출력클럭신호를제공한다. 본발명의실시예들에따른지연고정루프회로는시간증폭기를이용하여전체시스템의전력소모를줄이고, 성능을높일수 있다.
-
公开(公告)号：KR1020150112217A
公开(公告)日：2015-10-07
申请号：KR1020140035855
申请日：2014-03-27
Applicant: 한국과학기술원
Abstract: 타임-디지털컨버터는코스타임-디지털컨버터, 시간증폭기및 파인타임-디지털컨버터를포함한다. 코스타임-디지털컨버터는시작신호, 시작신호를적어도하나의단위시간간격으로지연시킨지연시작신호들및 정지신호에기초하여시작신호와정지신호사이의시간간격을단위시간간격의 j (j는양의정수) 배에상응하는코스디지털신호로출력하고, 지연시작신호들중 선택되는선택지연시작신호및 정지신호를제공한다. 시간증폭기는선택지연시작신호및 정지신호사이의위상차이를듀티사이클로변환하여듀티신호를생성하고, 듀티신호를증폭하여증폭시작신호및 증폭정지신호를제공한다. 파인타임-디지털컨버터는증폭시작신호, 증폭시작신호를적어도하나의단위시간간격으로지연시킨지연증폭시작신호들및 증폭정지신호에기초하여증폭시작신호와증폭정지신호사이의시간간격을단위시간간격의 k (k는양의정수) 배에상응하는파인디지털신호로출력한다. 본발명의실시예들에따른타임-디지털컨버터는위상차에상응하는듀티사이클을증폭하여타임-디지털변환을함으로써해상도및 동작속도를증가시킬수 있다.
Abstract translation: 时间 - 数字转换器包括：粗略的时间 - 数字转换器; 时间放大器; 和一个精细的时间 - 数字转换器。 粗略的时间 - 数字转换器输出起始信号和停止信号之间的时间间隔，作为与基于开始信号的单位时间间隔的次数相对应的j的粗略数字信号，延迟 通过将起始信号延迟至少一个单位时间间隔而产生的起始信号和停止信号，并且提供从延迟的开始信号和停止信号中选择的选定的延迟起始信号。 时间放大器通过将选择的延迟起始信号和停止信号之间的相位差转换成占空比来产生占空比信号，并通过放大占空比信号来提供放大开始信号和放大停止信号。 精细时间数字转换器输出放大开始信号和放大停止信号之间的时间间隔，作为对应于基于放大开始信号的单位时间间隔的正整数k的精细数字信号， 通过将放大开始信号延迟至少一个单位时间间隔而产生的延迟放大开始信号和放大停止信号。 根据本发明的实施例的时间 - 数字转换器可以通过放大对应于相位差的占空比并进行时间 - 数字转换来提高分辨率和操作速度。
-
公开(公告)号：KR101624509B1
公开(公告)日：2016-06-07
申请号：KR1020140035855
申请日：2014-03-27
Applicant: 한국과학기술원
Abstract: 타임-디지털컨버터는코스타임-디지털컨버터, 시간증폭기및 파인타임-디지털컨버터를포함한다. 코스타임-디지털컨버터는시작신호, 시작신호를적어도하나의단위시간간격으로지연시킨지연시작신호들및 정지신호에기초하여시작신호와정지신호사이의시간간격을단위시간간격의 j (j는양의정수) 배에상응하는코스디지털신호로출력하고, 지연시작신호들중 선택되는선택지연시작신호및 정지신호를제공한다. 시간증폭기는선택지연시작신호및 정지신호사이의위상차이를듀티사이클로변환하여듀티신호를생성하고, 듀티신호를증폭하여증폭시작신호및 증폭정지신호를제공한다. 파인타임-디지털컨버터는증폭시작신호, 증폭시작신호를적어도하나의단위시간간격으로지연시킨지연증폭시작신호들및 증폭정지신호에기초하여증폭시작신호와증폭정지신호사이의시간간격을단위시간간격의 k (k는양의정수) 배에상응하는파인디지털신호로출력한다. 본발명의실시예들에따른타임-디지털컨버터는위상차에상응하는듀티사이클을증폭하여타임-디지털변환을함으로써해상도및 동작속도를증가시킬수 있다.
-
公开(公告)号：KR101624507B1
公开(公告)日：2016-05-26
申请号：KR1020140039873
申请日：2014-04-03
Applicant: 한국과학기술원
IPC: H03K5/1252 , H03K19/0175
Abstract: 클럭신호처리기는위상이동클럭신호생성기, 듀티사이클조절기및 주입고정발진기를포함한다. 위상이동클럭신호생성기는입력클럭신호에기초하여위상이동클럭신호를생성한다. 듀티사이클조절기는듀티사이클조절신호에기초하여위상이동클럭신호의듀티사이클을조절하여주입클럭신호를생성한다. 주입고정발진기는주입클럭신호를입력받아발진시켜출력클럭신호를생성한다.
-
Patent Agency Ranking
公开(公告)号：KR1020140143910A
公开(公告)日：2014-12-18
申请号：KR1020130065642
申请日：2013-06-10
Applicant: 한국과학기술원
IPC: H03K5/1252 , H03K19/0175
CPC classification number: H03K5/1252 , H03K19/00361 , H04L7/0033 , H04L7/033
Abstract: 클럭 신호 처리기가 개시된다. 클럭 신호 처리기는 클럭 신호 지터 필터 및 데이터 신호 지터 혼합기를 포함한다. 클럭 신호 지터 필터는 제1 클럭 신호를 입력 받아 제1 클럭 신호에서 고주파 지터를 필터링한 제2 클럭 신호를 출력한다. 데이터 신호 지터 혼합기는 입력된 데이터 신호의 지터와 제2 클럭 신호를 혼합한다.
Abstract translation: 公开了一种时钟信号处理器。 时钟信号处理器包括时钟信号抖动滤波器和数据信号抖动混频器。 时钟信号抖动滤波器接收第一时钟信号以输出通过从第一时钟信号滤波高频抖动而获得的第二时钟信号。 数据信号抖动混频器将输入数据信号的抖动与第二个时钟信号进行混合。
-
公开(公告)号：KR1020150115218A
公开(公告)日：2015-10-14
申请号：KR1020140039873
申请日：2014-04-03
Applicant: 한국과학기술원
IPC: H03K5/1252 , H03K19/0175
Abstract: 클럭신호처리기는위상이동클럭신호생성기, 듀티사이클조절기및 주입고정발진기를포함한다. 위상이동클럭신호생성기는입력클럭신호에기초하여위상이동클럭신호를생성한다. 듀티사이클조절기는듀티사이클조절신호에기초하여위상이동클럭신호의듀티사이클을조절하여주입클럭신호를생성한다. 주입고정발진기는주입클럭신호를입력받아발진시켜출력클럭신호를생성한다.
Abstract translation: 时钟信号处理器包括相移时钟信号发生器，占空比控制器和注入固定振荡器。 相移信号发生器基于输入时钟信号产生相移时钟信号。 占空比控制器基于占空比控制信号控制相移时钟信号的占空比，并产生一个注入时钟信号。 注入固定振荡器接收注入时钟信号并使其振荡以产生时钟信号。
-
公开(公告)号：KR1020150113619A
公开(公告)日：2015-10-08
申请号：KR1020140037832
申请日：2014-03-31
Applicant: 한국과학기술원
IPC: H03L7/081 , G11C11/407
CPC classification number: G11C7/222 , G11C5/145 , G11C2207/2272 , H03K5/1565 , H03L7/081
Abstract: 지연고정루프회로는페이즈디텍터, 차지펌프, 지연부및 듀티사이클조절부를포함한다. 페이즈디텍터는기준클럭신호및 출력클럭신호사이의제1 위상차이를제1 듀티사이클로변환하여제1 듀티신호를생성하고, 제1 듀티사이클을증폭하여제1 증폭듀티신호를출력하고, 출력클럭신호및 출력클럭신호의반전신호사이의제2 위상차이를제2 듀티사이클로변환하여제2 듀티신호를생성하고, 제2 듀티사이클을증폭하여제2 증폭듀티신호를출력한다. 차지펌프는제1 증폭듀티신호및 제2 증폭듀티신호에기초하여제어전압을제공한다. 지연부는제어전압에따라기준클럭신호를시간지연하여지연기준클럭신호를제공한다. 듀티사이클조절부는출력클럭신호및 출력클럭신호의반전신호따라결정되는증폭듀티신호에기초하여기준지연클럭신호의듀티사이클을조절하고출력클럭신호를제공한다. 본발명의실시예들에따른지연고정루프회로는시간증폭기를이용하여전체시스템의전력소모를줄이고, 성능을높일수 있다.
Abstract translation: 延迟锁定环电路包括：相位检测器，电荷泵，延迟部分和占空比调节部分。 相位检测器通过将参考时钟信号和输出时钟信号之间的第一相位差转换为第一占空比来产生第一占空比信号，通过放大第一占空比信号输出第一放大占空比信号，通过转换产生第二占空比信号 输出时钟信号和输出时钟信号的反向信号之间的第二相位差成为第二占空比，并且通过放大第二占空比来输出第二放大占空比信号。 电荷泵基于第一放大占空比信号和第二放大占空比信号提供控制电压。 延迟部分通过根据控制信号延迟参考时钟信号的时间来提供延迟的参考时钟信号。 占空比调整部分调整参考延迟时钟信号的占空比，并根据输出时钟信号和由输出时钟信号的反向信号确定的放大的占空比信号提供输出时钟信号。 根据本发明的实施例的延迟锁定环电路可以减少整个系统的功耗并且可以使用时间放大器增强性能。
-
公开(公告)号：KR101550801B1
公开(公告)日：2015-09-07
申请号：KR1020140035856
申请日：2014-03-27
Applicant: 한국과학기술원
IPC: G06F1/04
CPC classification number: H03K5/1252 , H03K2005/00013 , H04L7/0025 , H04L7/027 , H04L7/033
Abstract: 데이터 신호 수신기는 클럭 신호 필터, 하강 펄스 신호 생성부, 혼합부 및 샘플러를 포함한다. 클럭 신호 필터는 클럭 신호를 필터링하여 제1 필터링된 클럭 신호와 제2 필터링된 클럭 신호를 생성한다. 하강 펄스 신호 생성부는 제1 필터링된 클럭 신호에 기초하여 하강 펄스 신호를 생성한다. 혼합부는 데이터 신호 및 하강 펄스 신호를 혼합하여 혼합 데이터 신호를 생성한다. 샘플러는 혼합 데이터 신호를 제2 필터링된 클럭 신호에 응답하여 샘플링하여 복원 데이터 신호를 생성한다.
Abstract translation: 数据信号接收机包括时钟信号滤波器，下降脉冲信号发生单元，混合单元和采样器。 时钟信号滤波器通过对时钟信号进行滤波来产生第一滤波时钟信号和第二滤波时钟信号。 下降脉冲信号产生单元基于第一滤波时钟信号产生下降脉冲信号。 混合单元通过混合数据信号和下降脉冲信号来产生混合数据信号。 采样器响应于第二次滤波的时钟信号，通过对混合数据信号进行采样来产生恢复的信号。
-
公开(公告)号：KR101527095B1
公开(公告)日：2015-06-09
申请号：KR1020130065642
申请日：2013-06-10
Applicant: 한국과학기술원
IPC: H03K5/1252 , H03K19/0175
Abstract: 클럭신호처리기가개시된다. 클럭신호처리기는클럭신호지터필터및 데이터신호지터혼합기를포함한다. 클럭신호지터필터는제1 클럭신호를입력받아제1 클럭신호에서고주파지터를필터링한제2 클럭신호를출력한다. 데이터신호지터혼합기는입력된데이터신호의지터와제2 클럭신호를혼합한다.
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.022 seconds)
