-
公开(公告)号:KR1019950022168A
公开(公告)日:1995-07-28
申请号:KR1019930029347
申请日:1993-12-23
Applicant: 한국전자통신연구원
IPC: H03M7/00
Abstract: 본 발명은 신호처리 시스템에 사용되는 RAC(ROM and Accumulaotr in Cascade)의 회로에 관한 것이다. 본 발명은 신호처리 시스템에 사용되는 RAC의 회로에 있어서, 외부의 어드레스를 받아 대응하는 데이타를 각각 출력하는 두개의 RAM(21a,21b)과, 상기 두개의 ROM(21a,21b)에서 출력되는 데이타를 가산하는 제1덧셈기(22a)와, 상기 덧셈기(22a)의 출력값을 저장하는 제1레지스터(24)와, 상기 레지스터(24)의 출력값과 앞서 출력된 값을 가산하는 제2덧셈기(22b)와, 상기 제2덧셈기(22b)의 출력을 저장하되 이 저장값을 상기 제2덧셈기 (22b)로 제공된 상기 앞서 출력된 값으로 출력하는 제2레지스터(23)를 포함하는 것을 특징으로 하는 것이다.