-
公开(公告)号：KR1020010001414A
公开(公告)日：2001-01-05
申请号：KR1019990020620
申请日：1999-06-04
Applicant: 한국전자통신연구원
IPC: H04N7/01
CPC classification number: H04N19/423 , G11C7/222 , G11C7/225
Abstract: PURPOSE: A line buffer for image expansion display and a control method of the same are provided to utilize a general memory having single port instead of general FIFO or dual port memory. CONSTITUTION: A line buffer for image expansion display comprises a DMA interface(510), an input buffer(520), a line memory(530), a multiplexor(550), a read address generator(590), a write address generator(580) and a line buffer controller(560). The DMA interface(510) receives data carried in a DMA data bus. The data from the interface are temporarily stored in the input buffer(520), which outputs storage data in accordance with write signals. The multiplexor(550) alternately applies the read and write addresses to the line memory. The line buffer controller(560) generates write control signals towards the input buffer, generates address generation control signals towards the write/read address generators, and generates write read control signals towards the line memory.
Abstract translation: 目的：提供用于图像扩展显示的行缓冲器及其控制方法，以利用具有单个端口而不是通用FIFO或双端口存储器的通用存储器。 构成：用于图像扩展显示的行缓冲器包括DMA接口（510），输入缓冲器（520），行存储器（530），多路复用器（550），读地址生成器（590），写地址生成器 580）和行缓冲器控制器（560）。 DMA接口（510）接收DMA数据总线中承载的数据。 来自接口的数据被临时存储在输入缓冲器（520）中，它根据写入信号输出存储数据。 复用器（550）交替地将读和写地址施加到行存储器。 线路缓冲器控制器（560）向输入缓冲器产生写入控制信号，向写入/读取地址发生器产生地址产生控制信号，并向线路存储器产生写入读取控制信号。
-
公开(公告)号：KR100198788B1
公开(公告)日：1999-06-15
申请号：KR1019960063149
申请日：1996-12-09
Applicant: 한국전자통신연구원
IPC: H03M7/30
CPC classification number: H03M7/3044 , G06T9/005 , H04B14/06 , H04N19/60
Abstract: 영상 코덱 표준(JPEG, H.261, H.263, MPEG-1, MPEG-2)은 영상 압축 및 복원을 위해 여러 다양한 기능들을 포함하고 있다. 그 기능들로는 이산 여현 변환(DCT), 양자화(Quantization), RLCD, VLCD, ME등이 표준에 따라 채택되고 있다.
종래의 양자화/역양자화 회로는 원하는 한 표준에만 맞게끔 설계되어 있어, 한 표준에 사용된 양자화/역양자화 회로는 다른 표준에서 곧바로 사용할 수 없는 문제를 가지고 있었다.
따라서, 본 발명에서는 앞서 언급한 모든 영상 코덱 표준에 모두 사용할 수 있도록 표준 간의 차이 및 요구되어지는 기능들에 관련하여, 모든 영상 코덱 표준에서 사용 가능한 양자화/역양자화 회로로서 하나의 회로를 사용, 부호화시 양자화, 복호화시 역양자화, 그리고 복구(RECONSTRUCTION) 모드를 모두 지원할 수 있는 양자화/역양자화 회로에 관해 개시 된다.-
公开(公告)号：KR100175352B1
公开(公告)日：1999-04-01
申请号：KR1019950053627
申请日：1995-12-21
Applicant: 한국전자통신연구원
IPC: G06F7/48
CPC classification number: G06F17/147
Abstract: 본 발명은 분산산술처리 방식의 정방향 및 역방향 이산여현변환(Discrete Cosine Transform) 회로에 관한 것이다.
일반적인 8x8 DCT는 물론 특정 응용의 하나로 DVCR(Digital Video Cassette Recorder)과 같은 표준을 위한 2개의 4x8 DCT를 모두 지원하는 회로이다.
DVCR은 블럭의 움직임 정보에 따라 DCT 블럭의 크기를 달리한다. 움직임이 없는 경우는 8x8 DCT를 수행한다. 반면 움직임이 크다고 판단되면 블럭내 수직방향의 이웃하는 두 화소끼리 합과 차를 계산하여 2개의 4x8 DCT를 수행한다. 8x8 DCT, 2개의 4x8 DCT를 모두 지원하기 위해서는 기존 8x8 DCT 회로에다 2개의 4x8 DCT를 위한 회로가 추가되야 한다.
추가되는 회로로는 수직방향의 이웃하는 두 화소끼리 합과 차를 계산하기 위한 셔플회로와 분산산술방식의 RAC 내에 2개의 4x8 DCT를 위한 ROM이 제공되야 한다.
그리고 8x8 DCT와 2개의 4x8 DCT를 상황에 맞게 선택할 수 있도록 멀티플렉서 회로가 삽입되어야 한다.
본 발명은 이와 같은 변형된 구조를 채택하여 정방향 및 역방향 DCT를 모두 만족시킨다.-
-
-
Patent Agency Ranking
-
公开(公告)号：KR1020170134178A
公开(公告)日：2017-12-06
申请号：KR1020170000870
申请日：2017-01-03
Applicant: 한국전자통신연구원
IPC: H04N21/236 , H04N21/43 , H04N21/434 , H04N21/435 , G01N33/00
Abstract: 가상현실시스템에서전자코 장비의능력표현과인식된냄새의전달을위한표현방법에관한것으로후각정보생성장치및 생성방법이제공된다. 본원발명의일 실시예는전자코(Electronic Nose)에서감지되는화학물질의농도(Gas Density) 대비인간이인지하는강도(Strength)를측정하여디지털화하는구성이다. 본원발명의또 다른일 실시예는전자코에서감지되는물질의유해성(Harmfulness)에대한정량적인지표를표현하는구성이다. 상기후각정보생성방법은모두 XML 포맷을가진형태로정보화하는구성이며이를통해실제후각으로감지하는냄새의종류, 감지하는데필요한시간및 신체의후각기관의피로도등을디지털화하여실제인체후각기관의작용에대응하도록디지털화하여표현하는구성이다.
Abstract translation: 提供了一种用于表达电子鼻装置的能力并在虚拟现实系统中传达识别的气味的表示方法，并且提供了气味信息生成装置和生成方法。 本发明的一个实施例是用于测量和数字化由人感知的强度相对于由电子鼻感测的化学物质的浓度的配置。 本发明的另一个实施例是表示在电子鼻中感测的物质的危害性的定量指标的配置。 实际的人的鼻子的动作和数字化嗅觉信息生成方法疲劳配置和既此通过对气味的类型所需要的时间，感测和身体的气味，其检测与所述XML格式的形式的信息的实际鼻子，如 并数字化和表示对应。
-
公开(公告)号：KR1020000037705A
公开(公告)日：2000-07-05
申请号：KR1019980052354
申请日：1998-12-01
Applicant: 한국전자통신연구원
IPC: H04N19/94
CPC classification number: H04N19/51 , H04N19/103 , H04N19/176 , H04N19/423
Abstract: PURPOSE: An apparatus for estimating motion for a low rate video codec is provided to reduce hardware requirement such as an address generator and a controller, and to decrease the memory bandwidth of the entire system. CONSTITUTION: An apparatus for estimating motion for a low rate video codec includes a reference block, a local memory(100), an inter/intra determination information provider(120), a motion vector estimator(136), and a controller(130). The reference block corresponds to a macro block of the video memory. The local memory(100) stores a block data(102). The inter/intra determination information provider(120) averages the data from the local memory and sums the differences between each pixel and the averaged value. The controller(130) controls the address for I/O of the local memory, the address for manipulation of the local sums of the motion vector estimator, and the address for generating the vector according to a state counter and a state controller(131).
Abstract translation: 目的：提供一种用于估计低速率视频编解码器的运动的装置，以减少诸如地址发生器和控制器的硬件需求，并降低整个系统的存储器带宽。 构成：用于估计低速率视频编解码器的运动的装置包括参考块，本地存储器（100），帧间/帧内确定信息提供器（120），运动矢量估计器（136）和控制器（130） 。 参考块对应于视频存储器的宏块。 本地存储器（100）存储块数据（102）。 帧间/帧内确定信息提供器（120）对来自本地存储器的数据进行平均，并且将每个像素与平均值之间的差值相加。 控制器（130）根据状态计数器和状态控制器（131）控制本地存储器的I / O的地址，用于操纵运动矢量估计器的本地和的地址和用于生成矢量的地址， 。
-
公开(公告)号：KR100243096B1
公开(公告)日：2000-02-01
申请号：KR1019970035997
申请日：1997-07-30
Applicant: 한국전자통신연구원
IPC: H04N19/124
Abstract: 영상 코덱 표준의 H.261과 H.263에서는 여러 기능들을 사용하여 영상을 압축 또는 복원한다. 이 표준에 채택된 기능들에는 본 발명과 관련된 양자화기/역양자화기가 포함되어 있다. 양자화기는 영상의 압축시 이산 여현 변환(DCT) 기능의 결과를 입력받아 정해진 값으로 제산한다. 반면, 역양자화기는 영상의 복원시 RLD의 결과를 입력받아 양자화시 제산한 값으로 승산을 수행하거나, 이산 여현 변환(DCT)의 결과를 양자화한 값으로 승산 한다. 역양자화기는 입력된 값에 양자화시 제산한 값으로 승산하는 것으로 이 연산을 수행하기 위해서는 승산기가 꼭 필요하다. 그러나, 승산기의 비용이 다른 연산기들에 비해 상대적으로 높아 승산기의 효율적인 설계가 꼭 필요하다. 그래서 여러가지 방법들이 시도되고 그 중 가장 일반적인 것이 매 입력되는 승수에 대해 피승수를 승산기에 직접 입력시켜 승산을 하거나, 승산기 대신 가산기를 사용하면서 여러 알고리즘을 적용시켜 승산한다. 승산기를 사용하는 경우는 하드웨어 비용이 증가되어 비용을 고려한 설계에서는 사용되지 않는다.
따라서, 본 발명은 영상 코덱 표준인 H.261과 H.263의 역양자화기를 구현하기 위해서 기본적으로 필요한 승산기 대신 덧셈기를 사용하고, 승수의 시리얼 비트 입력에 따라 피승수의 값을 가산함으로 승산을 수행하고, 승산기의 결과를 역양자화 처리 모드에 따라 조정하는 회로를 포함하고 있다.-
公开(公告)号：KR1019990012565A
公开(公告)日：1999-02-25
申请号：KR1019970035997
申请日：1997-07-30
Applicant: 한국전자통신연구원
IPC: H04N19/124
Abstract: 영상 코덱 표준의 H.261과 H.263에서는 여러 기능들을 사용하여 영상을 압축 또는 복원한다. 이 표준에 채택된 기능들에는 본 발명과 관련된 양자화기/역양자화기가 포함되어 있다. 양자화기는 영상의 압축시 이산 여현 변환(DCT) 기능의 결과를 입력받아 정해진 값으로 제산한다. 반면, 역양자화기는 영상의 복원시 RLD의 결과를 입력받아 양자화시 제산한 값으로 승산을 수행하거나, 이산 여현 변환(DCT)의 결과를 양자화한 값으로 승산 한다. 역양자화기는 입력된 값에 양자화시 제산한 값으로 승산하는 것으로 이 연산을 수행하기 위해서는 승산기가 꼭 필요하다. 그러나, 승산기의 비용이 다른 연산기들에 비해 상대적으로 높아 승산기의 효율적인 설계가 꼭 필요하다. 그래서 여러가지 방법들이 시도되고 그 중 가장 일반적인 것이 매 입력되는 승수에 대해 피승수를 승산기에 직접 입력시켜 승산을 하거나, 승산기 대신 가산기를 사용하면서 여러 알고리즘을 적용시켜 승산한다. 승산기를 사용하는 경우는 하드웨어 비용이 증가되어 비용을 고려한 설계에서는 사용되지 않는다.
따라서, 본 발명은 영상 코덱 표준인 H.261과 H.263의 역양자화기를 구현하기 위해서 기본적으로 필요한 승산기 대신 덧셈기를 사용하고, 승수의 시리얼 비트 입력에 따라 피승수의 값을 가산함으로 승산을 수행하고, 승산기의 결과를 역양자화 처리 모드에 따라 조정하는 회로를 포함하고 있다.
-
-
-
-
-
-
-
-
-
Search Results
47
records
(took 0.053 seconds)
