公开(公告)号：KR100930728B1

公开(公告)日：2009-12-09

申请号：KR1020070129413

申请日：2007-12-12

Applicant: 한국전자통신연구원

Inventor： 박봉혁 ,  이승식 ,  최상성 ,  김석기 ,  김윤정

IPC: H03M1/12

Abstract: 아날로그 디지털 변환기의 래치는 차동 아날로그 입력 신호를 증폭하여 출력하는 프리앰프의 차동 출력 신호를 차동 입력단을 통하여 수신하여 차동 출력단으로 출력한다. 이러한 래치는 기준 클럭의 제1 레벨에 응답하여 제1 전압을 출력하는 제1 트랜지스터가 형성되어 있으며, 제2 및 제3 트랜지스터가 차동 출력 신호의 전압을 각각 감지하여 턴온되어 제1 트랜지스터와 전류 경로를 형성한다. 그리고 제4 및 제5 트랜지스터가 각각 차동 출력 신호의 전류를 감지하여 차동 입력단과 차동 출력단 사이에 전류 경로를 각각 형성하며, 제6 및 제7 트랜지스터가 각각 차동 출력단의 전압에 응답하여 차동 출력단과 전압 감지부 사이의 전류 경로를 형성한다.
플래시, ADC, 래치, 차동, 전압 감지, 전류 감지

Abstract translation: 锁存器和模数转换器被提供来通过同时感测锁存器中的电流和电压来执行高速操作。 锁存器包括第一至第十晶体管和反相器（141,142）。 第一晶体管的第一步连接到第一电源以提供第一功率并响应参考时钟。 第二晶体管连接到形成第一输入端子的第一节点。 第二晶体管的第一步连接到第一晶体管的第二步。 第三晶体管的控制端子连接到形成第二输入端子的第二节点。 第三晶体管的第一步连接到第一晶体管的第二步。 第四晶体管的控制端连接到形成第一输出端的第三节点，并且第四晶体管的第一步连接到第二节点。 第四晶体管的第二步连接到形成第二输出端的第四节点。 第五晶体管的控制端连接到第四节点。 第五晶体管的第一步连接到第一节点，第五晶体管的第二步连接到第三节点。

公开(公告)号：KR1020090062271A

公开(公告)日：2009-06-17

申请号：KR1020070129413

申请日：2007-12-12

Applicant: 한국전자통신연구원

Inventor： 박봉혁 ,  이승식 ,  최상성 ,  김석기 ,  김윤정

IPC: H03M1/12

CPC classification number: H03M1/361 ,  H03M1/1205 ,  H03M2201/11 ,  H03M2201/61 ,  H03M2201/718 ,  H03M2201/8132

Abstract: A latch and an analog to digital converter are provided to perform a high speed operation by sensing a current and a voltage in the latch at the same time. A latch includes first to tenth transistor and an inverter(141,142). A first step of the first transistor is connected to a first power source to supply the first power and responds to a reference clock. The second transistor is connected a first node forming a first input terminal. The first step of the second transistor is connected to the second step of the first transistor. A control terminal of the third transistor is connected to a second node forming a second input terminal. The first step of the third transistor is connected to the second step of the first transistor. The control terminal of the fourth transistor is connected to the third node forming the first output terminal and the first step of the fourth transistor is connected to the second node. The second step of the fourth transistor is connected to the fourth node forming the second output terminal. The control terminal of the fifth transistor is connected to the fourth node. The first step of the fifth transistor is connected to the first node and the second step of the fifth transistor is connected to the third node.

Abstract translation: 提供锁存器和模数转换器以通过同时检测锁存器中的电流和电压来执行高速操作。 闩锁包括第一至第十晶体管和反相器（141,142）。 第一晶体管的第一步骤连接到第一电源以提供第一功率并响应参考时钟。 第二晶体管连接形成第一输入端的第一节点。 第二晶体管的第一级连接到第一晶体管的第二级。 第三晶体管的控制端子连接到形成第二输入端子的第二节点。 第三晶体管的第一级连接到第一晶体管的第二级。 第四晶体管的控制端子连接到形成第一输出端子的第三节点，第四晶体管的第一步骤连接到第二节点。 第四晶体管的第二步连接到形成第二输出端的第四节点。 第五晶体管的控制端子连接到第四节点。 第五晶体管的第一级连接到第一节点，第五晶体管的第二级连接到第三节点。