中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

78 records (took 0.022 seconds)

    판독수정기록(Read Modify Write, RMW)사이클 지원을 위한 잠금 처리회로
    6.
    发明授权
    판독수정기록(Read Modify Write, RMW)사이클 지원을 위한 잠금 처리회로 失效
    锁定处理电路用于读取修改写入（RMW）周期支持

    公开(公告)号：KR1019930007016B1

    公开(公告)日：1993-07-26

    申请号：KR1019900021858

    申请日：1990-12-26

    Applicant: 한국전자통신연구원

    Inventor： 박병관 ,  강경용 ,  심원세 ,  기안도 ,  윤용호 ,  천유식

    IPC: G06F15/16

    Abstract: The circuit supports read modify write cycle which is for the synchronization of processors in a multiprocessor system without occupation of bus. It includes buffers (B1-B8) for buffering various signals from processors, a buffer control logic (5) for controlling the buffers (B1-B8) according to data strobe, RMW cycle (RMC) and read/write (rd/wr) signals, an interlock control logic (6) for generating various interlock signals, a comparator (8) for generating lock-same signal, and a flag (9) for applying lock set signal to the comparator (8).

    Abstract translation: 该电路支持读修改写周期，其用于在不占用总线的多处理器系统中的处理器的同步。 它包括用于缓冲来自处理器的各种信号的缓冲器（B1-B8），用于根据数据选通，RMW周期（RMC）和读/写（rd / wr）控制缓冲器（B1-B8）的缓冲器控制逻辑（5） 信号，用于产生各种互锁信号的互锁控制逻辑（6），用于产生锁定相同信号的比较器（8）和用于将锁定设置信号施加到比较器（8）的标志（9）。

    에러정정 기능을 갖는 메모리 보드
    7.
    发明公开
    에러정정 기능을 갖는 메모리 보드 失效

    公开(公告)号：KR1019930013993A

    公开(公告)日：1993-07-22

    申请号：KR1019910024250

    申请日：1991-12-24

    Applicant: 한국전자통신연구원

    Inventor： 박병관 ,  기안도 ,  심원세 ,  윤용호 ,  정용화

    IPC: G06F9/00

    Abstract: 본 발명은 에러정정 기능을 갖는 메모리 보드에 관한 것으로서, 특히 전원공급(power on)이 이루어진 다음 메모리에 저장된 데이타를 독출할때 임의의 체크비트(chech bits)로 인한 에러 발생을 방지하기 위하여 메모리의 데이타 저장영역과 정정 코드 영역을 특정한 값으로 초기화 시키는 메모리 보드에 관한 것이다.
    메인 시스템의 데이타를 저장 및 독출하는 데이타 저장 영역과 이 데이타와 연계된 체크비트를 저장하는 정정코드 영역을 갖는 메모리(10)와, 데이타의 독출 및 기입시 상기 체크 비트를 검색하여 에러여부를 검출하고 또한 에러 정정 및 검출기(20)를 구비한 메모리 보드에 있어서, 전원의 초기 공급 신호를 받아서 다음의 스텝을 수행하는 제어부(30)와, (a)상기 초기공급 신호에 응답하여 레지스터 클리어 신호를 발생하는 스텝과, (b)이어 상기 에러정정 및 검출기(20)에서 상기 체크비트를 출력하는 체크비트 생성신호를 상기 검출기(20)로 제공하는 스텝과, (c) 이어 RAS(row address strobe)활성신호와, 데이타 기입 제어신호를 생성하여 상기 메모리(10)로 제공하는 스텝과, (d)이어 선택신호를 발생한 다음 CAS(column address strobe)활성신호를 상기 메모리(10)로 제공하 스텝 및, (e)카운트 아웃(count-out)신호 여부를 검출하여 이 신호가 존재할 경우 초기화 과정을 종료하고, 반대로 상기 신호가 존재하지 않을 경우 1 카운트 업(1 count up)동기용 신호를 출력하는 스텝.
    상기 초기공급신호에 의해 클리어 되고 상기 1카운트 업 신호에 의해 동기되면서 소정 비트의 어드레스 신호를 1그룹으로 하여 2그룹의 어드레스 신호를 출력하는 어드레스 발생수단과, 상기 선택신호에 의해 제어되어서 두 그룹의 어드레스 신호중 1그룹을 출력하는 어드레스 선택수단 및, 상기 레지스터 클리어 신호에 의해 상기 메모리(10)의 데이타 저장영역에 "0"의 값을 제공하게 하는 레지스터(60)를 구비한 것을 특징으로 한다.

    다중처리기 시스템에서의 인터럽트 전송 방법
    8.
    发明授权
    다중처리기 시스템에서의 인터럽트 전송 방법 失效
    如何在多处理器系统中发送中断

    公开(公告)号：KR1019920010581B1

    公开(公告)日：1992-12-07

    申请号：KR1019890019310

    申请日：1989-12-22

    Applicant: 한국전자통신연구원

    Inventor： 박병관 ,  강경용 ,  심원세 ,  기안도 ,  윤남석 ,  윤용호 ,  오길록 ,  서대화

    IPC: G06F13/24

    Abstract: The method sends interrupt signals using time multiplexing method to perform multi-function of multi-processor system. The method comprises the steps: (A) selecting interrupt signal according to the state register output and sending contents of register file (9) to an interrupt processor when arbitrary win signal is received; (B) informing kind of interrupt vector from an interrupt requester to a register file and sending contents of a register file to an interrupt requestor; (C) sending interrupt vector to an interrupt processor; and (D) sending response signal from an interrupt processor to an interrupt processor. Each step is executed during bus synchronous signal pulse duration to send interrupt signal.

    Abstract translation: 该方法使用时间复用方法发送中断信号，执行多处理器系统的多功能。 该方法包括以下步骤：（A）当接收到任意win信号时，根据状态寄存器输出选择中断信号并将寄存器文件（9）的内容发送到中断处理器; （B）将中断请求者的中断向量通知给寄存器文件，并将寄存器文件的内容发送给中断请求者; （C）向中断处理器发送中断向量; 和（D）将响应信号从中断处理器发送到中断处理器。 总线同步信号脉冲持续时间执行每个步骤发送中断信号。

Patent Agency Ranking