公开(公告)号：KR1019950022989A

公开(公告)日：1995-07-28

申请号：KR1019930027866

申请日：1993-12-15

Applicant: 한국전자통신연구원

Inventor： 민병기 ,  김기현 ,  최장식 ,  손중길

IPC: H04N19/42 ,  H04N19/124

Abstract: 본 발명은 부스 승산기를 이용하여 영상 압축/복원의 국제 표준인 ISO의 Moving Picture Experts Group 등에서 요구하는 역양자화 계산을 효율적으로 구현할 수 있는 회로를 제공하기 위한 것으로, 3-bit 부스 부호화에 따른 승산기를 이용하여 역양자화회로를 구성할 때, 부스 승산회로의 앞단에, 부호판별회로(20)의 출력 SN을 반전시키는 인버터수단과, 2배수확장회로(10)의 두번째 자리 bit(b
2 )를 하나의 입력단으로 받아들이고 다른 하나의 입력단으로는 인버터수단의 출력을 받아들여 논리곱을 구하는 앤드수단과, 2배수확장회로(10)의 두번째 자리 bit(b
2 )와 부호판별수단(20)의 출력 SN의 배타적 논리합을 구하는 익스클루시브 오어수단과, 상기 부호판별수단(20)의 두 출력 SN과 SP의 논리합을 구하는 오어수단을 포함하는 부가회로(60)를 첨가하면 승산기의 승수 2A+S ign(A)를 구하는 데 필요한 가산회로를 줄일 수 있을 뿐만 아니라 회로의 처리속도를 향상시켜 역양자화 계산을 효율적으로 수행할 수 있게 된다.

公开(公告)号：KR100119276B1

公开(公告)日：1997-09-30

申请号：KR1019930027866

申请日：1993-12-15

Applicant: 한국전자통신연구원

Inventor： 민병기 ,  김기현 ,  최장식 ,  손중길

IPC: H04N19/42 ,  H04N19/124

Abstract: The inverse quantization circuit for image restoration including a two's multiple extending unit(10) and a sign discriminating unit(20), comprises: a 3-bit booth multiplier(70) for obtaining the multiplication of 2A+Sign(A) and Q; and a booth encoder application circuit(60) receiving the outputs(SN, SP) supplied from the sign discriminating unit(20) and a second least bit(b2) of n + 1 bit 2's complement B=(2A), for applying the outputs b0=(SN) OR (SP), b"2=(b2)EXOR(SR), and the least bit(b1)of B to a booth encoder(71) of a first stage of the booth multiplier(70) and for applying the output b'2 =(b2) AND(inversed SN) and the fourth and third least bits(b4, b3) to a booth encoder(72) of a second stage of the booth multiplier(70) .

Abstract translation: 包括二的多个扩展单元（10）和符号识别单元（20）的用于图像恢复的逆量化电路包括：用于获得2A + Sign（A）和Q的乘法的3位展位乘法器（70） 以及接收从符号识别单元（20）提供的输出（SN，SP）和n + 1位2的补码B =（2A）的第二最小比特（b2）的展位编码器应用电路（60），用于施加 将展位乘数（70）的第一阶段的展位编码器（71）的b0 =（SN）OR（SP），b“2 =（b2）EXOR（SR）和B的最小比特（b1） 并且将输出b'2 =（b2）AND（反相SN）和第四和第三最小比特（b4，b3）应用于展位乘数器（70）的第二级的展位编码器（72）。