公开(公告)号：KR100120716B1

公开(公告)日：1997-11-04

申请号：KR1019940007770

申请日：1994-04-13

Applicant: 한국전자통신연구원

Inventor： 한종석 ,  송용호 ,  기안도 ,  윤석한

IPC: H03K19/20

Abstract: The AND-OR-NOT combination trigger circuit in a bus information processing unit provides the bus information processing unit with a combination trigger circuit which includes AND logic, OR logic, and NOT logic in each trigger condition, so as to effectively perform data detection. The AND-OR-NOT combination trigger circuit includes a reference cell consisting of a predetermined number of logic devices to satisfy a desired detecting trigger condition by AND-OR-NOT combination and a common cell consisting of a predetermined number of logic devices to satisfy a desired detecting trigger condition.

Abstract translation: 总线信息处理单元中的AND-OR-NOT组合触发电路为总线信息处理单元提供组合触发电路，该组合触发电路在每个触发条件下包括AND逻辑OR逻辑和NOT逻辑，以便有效地执行数据检测。 AND-OR-NOT组合触发电路包括由预定数量的逻辑器件组成的参考单元，以通过AND-OR-NOT组合来满足期望的检测触发条件，以及由预定数量的逻辑器件组成的公共单元，以满足 期望检测触发条件。

公开(公告)号：KR100112499B1

公开(公告)日：1997-02-26

申请号：KR1019940007774

申请日：1994-04-13

Applicant: 한국전자통신연구원

Inventor： 한종석 ,  송용호 ,  기안도 ,  손덕주

IPC: G06F13/14

公开(公告)号：KR1019960015592B1

公开(公告)日：1996-11-18

申请号：KR1019940007774

申请日：1994-04-13

Applicant: 한국전자통신연구원

Inventor： 한종석 ,  송용호 ,  기안도 ,  손덕주

IPC: G06F13/14

Abstract: a bus matching module(6) for transmitting data driven in a system bus(2); a function controller module(4) for controlling each module; a trace memory module(5) for storing the time sequence information; and a responder module(1) for performing the functions of : storing data transmitted from a requester(3) in a mask register, a data register and a command register of the function controller module, and indicating the trigger scanning command to the function controller module; transmitting the state register of the function controller module to the bus matching module; and transmitting the data stored in the trace memory module(5) to the bus matching module(6).

Abstract translation: 用于发送在系统总线（2）中驱动的数据的总线匹配模块（6）; 功能控制器模块（4），用于控制每个模块; 跟踪存储器模块（5），用于存储时间序列信息; 以及响应器模块（1），用于执行以下功能：将从请求者（3）发送的数据存储在功能控制器模块的屏蔽寄存器，数据寄存器和命令寄存器中，并且向功能控制器指示触发扫描命令 模块; 将功能控制器模块的状态寄存器发送到总线匹配模块; 以及将存储在所述跟踪存储器模块（5）中的数据发送到所述总线匹配模块（6）。

公开(公告)号：KR100105578B1

公开(公告)日：1996-10-04

申请号：KR1019940007772

申请日：1994-04-13

Applicant: 한국전자통신연구원

Inventor： 한종석 ,  송용호 ,  기안도 ,  심원세

IPC: G06F13/38

公开(公告)号：KR1019950029951A

公开(公告)日：1995-11-24

申请号：KR1019940007774

申请日：1994-04-13

Applicant: 한국전자통신연구원

Inventor： 한종석 ,  송용호 ,  기안도 ,  손덕주

IPC: G06F13/14

Abstract: 본 발명은 버스정보처리기의 응답장치 및 그 방법에 관한 것으로서, 데이타 전송을 하기 위한 요청기(3)와, 이 데이타를 소정 주기마다 전송하는 버스정합부(6)와, 이 전송된 데이타에 의해 검색명령을 수행하고, 레지스터의 내용과 비교하여 각 모듈을 제어하는 기능제어부(4)와, 매 사이클마다 상기 버스정합부(6)에서 전송되는 버스데이타와 상기 기능제어부(9)에서 전송되는 시간순서 정보를 저장하는 정보저장부(5)로 구성된 정보처리기에 있어서, 상기 버스정합부(6)로 전송된 데이타를 선택하기 위한 제1선택부(7)와, 상기 정보저장부(5)로부터 전송된 데이타를 선택하기 위한 제2선택부(8)와, 상기 제1선택부(7) 및 상기 제2선택부(8)의 상태를 제어하는 상태제어부(9)를 포함하는 응답기부(1)가 기능제어부(4)의 레지스터에 데이타를 저장, 검색, 전송하는 능과, 정보저장부에 저장된 데이타를 읽어 버스정합부(6)로 전송하는 기능등을 갖는 버스정보처리기의 응답 장치를 제공하고, 초기화시 준비상태(10)단계와, 요청기(3)의 레지스터 쓰기상태(11)단계와, 완료상태(12)가 끝나면 다시 준비상태(10)로 분기하는 단볘와, 요청기(3)의 레지스터 읽기상태(14)단계와, 데이타 전송상태(15)단계와, 데이타 전송이 끝날때까지 대기하는 대기상태(16)단계와, 데이타전송이 끝나면 완료상태(12)단계에서 상기 준비상태(10)로 분기하는 단계와, 준비상태(10)에서 정보저장부(5)에서 정보저장부(5)의 데이타 읽기상태(13)단계와, 데이타 전송상태(15)단계와, 대기상태(16)단계와, 완료상태(12)에서 다시 준비상태(10)로 분기하는 단계를 포함하는 버스정보처리기 응답방법을 제공함으로써, 요청기 기능을 가진 다른 보드에서 시스템 버 스를 통해 직접 버스정보처리기를 구동하고, 버스정보 처리기내의 검색 메모리에 저장된 검색 데이타에 직접 접금(access)하므로써, 다량의 검색 데이타를 화일(fille)형태로 저장할 수 있고 화일형태로 저장된 데이타들을 비교·분석하여 보다 정확한 시스템 상태 및 성능을 예측할 수 있다.

公开(公告)号：KR1019950022423A

公开(公告)日：1995-07-28

申请号：KR1019930029348

申请日：1993-12-23

Applicant: 한국전자통신연구원

Inventor： 기안도 ,  심원세 ,  한종석 ,  윤석한 ,  송용호

IPC: H04L12/40

Abstract: 본 발명은 복수의 프로세서 보드 (1,1a,1b,…,1m)와 복수의 메모리보드 (2,2a,2b,…,2m)사이에서 데이타와 어드레스 및 제어신호를 전송통로를 하는 시스템버스(3)가 접속되어 있고, 상기 프로세서 보드 각각은 프로세서를 구비하고 있고, 서로에 대해서는 독립적으로 데이타를 전송하기 위한 요청신호를 상기 메모리보드로 제공하며, 상기 메모리보드의 각각의 할당되어 있는 신호선(15,15a,15b,…,15m)를 포함하는 메모리상태선(16)을 부가한 다중 프로세서 시스템의 데이타 전송방법에 관한 것으로, 그 방법은 상기 각 프로세서 보드가 상기 신호선을 참조하여 데이타요청시기를 결정하여 재시도를 감소시키는 것을 특징으로 한다.

公开(公告)号：KR1020150107197A

公开(公告)日：2015-09-23

申请号：KR1020140029733

申请日：2014-03-13

Applicant: 한국전자통신연구원 ,  한양대학교 산학협력단

Inventor： 이재진 ,  허태영 ,  송용호

IPC: G06F12/00

Abstract: 본 발명은 배드 블록 내에 존재하는 사용 가능한 페이지를 이용하여 스토리지 시스템의 수명을 연장하는 스토리지 장치 및 방법에 관한 것이다.
본 발명의 일면에 따른 배드 블록을 이용한 스토리지 장치는 배드 페이지를 포함하는 블록을 배드 블록으로 추출하고, 추출한 배드 블록의 정보를 포함하는 테이블을 구성하는 배드 블록 추출부와, 배드 블록 추출부가 추출한 배드 블록을 이용하여 버츄얼 블록을 구성하고, 버츄얼 블록의 정보를 포함하는 테이블을 구성하는 버츄얼 블록 구성부 및 커맨드를 입력 받고, 버츄얼 블록 내의 페이지를 할당하여 입력 받은 커맨드를 수행하는 제어부를 포함한다.

Abstract translation: 本发明涉及通过使用存在于坏块中的可用页面来增加存储系统的耐久性的存储装置和方法。 使用根据本发明的一个方面的坏块的存储装置包括：坏块提取单元，其将包括坏页的块提取为坏块，并形成包括提取的坏块的信息的表; 可视块形成单元，其使用由坏块提取单元提取的坏块形成虚拟块，并形成包括虚拟块的信息的表; 以及控制单元，其接收命令，并且通过分配虚拟块内的页面来执行接收到的命令。

公开(公告)号：KR100116149B1

公开(公告)日：1997-06-09

申请号：KR1019940007771

申请日：1994-04-13

Applicant: 한국전자통신연구원

Inventor： 한종석 ,  송용호 ,  기안도 ,  윤석한

IPC: G06F13/38

公开(公告)号：KR100112498B1

公开(公告)日：1997-02-26

申请号：KR1019940007775

申请日：1994-04-13

Applicant: 한국전자통신연구원

Inventor： 한종석 ,  송용호 ,  기안도 ,  오길록

IPC: G06F13/14

公开(公告)号：KR1019960015591B1

公开(公告)日：1996-11-18

申请号：KR1019940007773

申请日：1994-04-13

Applicant: 한국전자통신연구원

Inventor： 한종석 ,  송용호 ,  기안도 ,  임기욱

IPC: G06F13/38

Abstract: a register selective signal path control interface part(7) for outputting to a function control core part(6) by receiving and multiplexing a register selective signal(C,D) from a processor part(2) and a responder part(3) according to a control status signal(G); a data path control interface part(8) for outputting to the function control core part(6) by receiving and multiplexing a data signal(E,F) from the processor part(2) and the responder part(3) according to the control status signal(G); and a function control core part(6) for outputting an address signal(L) and a time information signal(M) needed in an information storing part(5).

Abstract translation: 一个寄存器选择信号路径控制接口部分（7），用于通过从处理器部分（2）和应答器部分（3）接收和复用寄存器选择信号（C，D），并输出到功能控制核心部分（6） 控制状态信号（G）; 数据路径控制接口部分（8），用于根据控制信号从处理器部分（2）和应答器部分（3）接收和复用数据信号（E，F），并输出到功能控制核心部分 状态信号（G）; 以及用于输出信息存储部分（5）中所需的地址信号（L）和时间信息信号（M）的功能控制核心部分（6）。