디지틀 셀룰러 통신시스템에서의 프레임 경계면 관리방법
    2.
    发明授权
    디지틀 셀룰러 통신시스템에서의 프레임 경계면 관리방법 失效
    数字细胞通信系统中的框架边界管理方法

    公开(公告)号:KR1019960006468B1

    公开(公告)日:1996-05-16

    申请号:KR1019930008079

    申请日:1993-05-11

    Abstract: generating a material structure having data for a director, boundary order, a frame offset (PN chip), and the number of calls assigned, equally to the number of frame boundaries; initializing the generated material; making a channel controlling part of a mobile station at a standby state; if there is a requirement for the reception/transfer of the mobile station, assigning a corresponding channel boundary information management and a channel component; returning to the standby state in the previous step; if there is a requirement for taking back the channel component, reducing the order of the frame boundary; making the channel component to be reused at the assigned state by taking back the channel component; returning to the standby state of the channel controlling part; if there is a requirement of channel component assignment for a soft hand off, designating the channel component to assign; increasing the order of the frame boundary; assigning the channel component through information of the frame boundary; and returning to the standby state of the channel controlling part.

    Abstract translation: 生成具有用于导向器,边界顺序,帧偏移(PN码片)的数据的资料结构以及与帧边界数目相等的分配呼叫数; 初始化生成的材料; 使待机状态下的移动站的信道控制部分; 如果需要移动台的接收/传送,则分配相应的信道边界信息管理和信道分量; 在上一步中返回待机状态; 如果要求收回信道分量,则减小帧边界的顺序; 通过回收信道分量使得信道分量在分配状态下被重用; 返回到信道控制部分的待机状态; 如果需要用于软切换的信道分量分配,则指定要分配的信道分量; 增加帧边界的顺序; 通过帧边界的信息分配信道分量; 并返回到信道控制部分的待机状态。

    3중첩 메모리의 장애검출 및 제거회로
    3.
    发明公开
    3중첩 메모리의 장애검출 및 제거회로 失效
    3重叠存储器故障检测和删除电路

    公开(公告)号:KR1019940017187A

    公开(公告)日:1994-07-26

    申请号:KR1019920026131

    申请日:1992-12-29

    Abstract: 본 발명은 중첩 메모리의 장애를 검출하여 복원 가능한 경우에는 복원하고, 불 가능한 경우에는 장애상황을 알려주는 장애 검출 및 제거회로에 관한 것이다.
    본 발명은, 상호 배타적 OR 게이트(U1 내지 U3)와, OR 게이트(U7,U8,U17 내지 U19)와, 값을 실을수 있는 D플립플롭(F1* 내지 F3*)과, 3상태 버퍼(U20 내지 U22)를 구비한다.

    3중첩 메모리의 장애검출 및 제거회로
    4.
    发明授权
    3중첩 메모리의 장애검출 및 제거회로 失效
    三路存储器的错误检测和下降电路

    公开(公告)号:KR1019950001085B1

    公开(公告)日:1995-02-08

    申请号:KR1019920026131

    申请日:1992-12-29

    Abstract: The memory error dection and removal circuit provides correct data although error occurs in the overlapped memory of large telecommunication systems operating continuously. The circuit comprises three XOR gates (U1-U3) inputting three memory data and an OR gate (U7) ORing the output of XOR gates; flip-flips (U4-U6) storing fault inputs provided by users and an AND gate (U9) ANDing the negative outputs of flip-flips; an AND gate (U10) outputing the first fault signal; AND gates (U11-U13) outputting respective first fault signals; buffers outputing data from memory data

    Abstract translation: 存储器错误切除和去除电路提供正确的数据,尽管在大型电信系统连续工作的重叠存储器中发生错误。 该电路包括三个输入三个存储器数据的XOR门(U1-U3)和一个或门(U7)与异或门的输出进行或运算; 存储由用户提供的故障输入的触发翻转(U4-U6)和与门(U9)的倒档翻转的负输出; 输出第一故障信号的与门(U10); AND门(U11-U13),输出各自的第一故障信号; 缓冲区从存储器数据输出数据

    IPv6 호스트 장치, 동적 터널링 인터페이스(DTI)장치, IPv6 in IPv6 터널링 수행 방법
    5.
    发明公开
    IPv6 호스트 장치, 동적 터널링 인터페이스(DTI)장치, IPv6 in IPv6 터널링 수행 방법 无效
    IPV6主机设备,动态隧道接口设备和IPV6隧道中IPV4的执行方法

    公开(公告)号:KR1020050065131A

    公开(公告)日:2005-06-29

    申请号:KR1020030096898

    申请日:2003-12-24

    CPC classification number: H04L69/167 H04L12/4633 H04L61/251

    Abstract: 본 발명에 따라 IPv6 호스트 장치, IPv4 in IPv6 터널링을 수행하는 동적 터널링 인터페이스(Dynamic Tunneling Interface:DTI) 장치, IPv4 in IPv6 터널링을 수행하는 방법이 개시된다. 본 발명에 따른 IPv6 호스트 장치는 DSTM에 의한 IPv4 주소 요청 시점을 결정하도록 응용에 의한 IPv4 소켓 통신 함수를 가로채는 계층화된 서비스 프로바이더(Layered Service Provider:LSP) 형태의 어드레스 트리거를 포함한다. 이와 같은 본 발명에 의하면, 윈도우 기반 운영환경을 가진 IPv6 호스트에서 윈도우 운영환경이 제공하는 TCP/IP 프로토콜 스택의 수정 없이, DSTM Port Range를 효과적으로 적용할 수 있다.

    디지틀 셀룰러 통신시스템에서의 프레임 경계면 관리방법

    公开(公告)号:KR1019940027586A

    公开(公告)日:1994-12-10

    申请号:KR1019930008079

    申请日:1993-05-11

    Abstract: 본 발명은 코드분할 다중 액세스(Code Division Multiple Access; 이하, DCMA라 함)을 이용한 디지틀 셀룰러 통신시스템에 있어서, 유선망의 효율을 위한 프레임 경계면 관리방법에 관한 것이다.종래의 통신시스템에서는 모든 이동국(1)과의 통신이 GPS(Global Positioning System)에 의해서 같은 20ms 경계면에 일치되어 있다. 이와같은 모든 이동국(1)에서 프레임 경계면의 일치는 유선으로 전송되어야 하는 디지틀정보가 한꺼번에 쏟아지는 결과를 초래하여 유선망에서 큐잉(queuing) 지연시간이 커져서 전송 지연시간이 늘어난다. 이에 따라 본 발명은 모든 시간축에서 균일한 통신부하를 시스템이 가질 수 있도록 하여 각 채널요소에서 만들어내는 프레임의 시간 경계면을 적당히 흐트리는 방법을 적용하였다. 따라서 본 발명은, 유선망의 효율을 제공함으로써 기지국과 총괄국사이의 유선링크수를 줄이고 채널요소와 프레임교환기(frame router) 사이의 지연시간을 줄이고 균일화하며, 총괄국내 프레임 교환기의 부하를 균일화함으로써 프레임교환기의 규격을 완화시킨다.

    듀얼 스택 전환 메커니즘 라우터와 캐쉬 테이블 관리 방법
    8.
    发明授权
    듀얼 스택 전환 메커니즘 라우터와 캐쉬 테이블 관리 방법 失效
    双堆栈过渡机制路由器和缓存表的方法

    公开(公告)号:KR100545586B1

    公开(公告)日:2006-01-24

    申请号:KR1020020082258

    申请日:2002-12-23

    Abstract: 캐쉬 테이블의 부정확성에 의한 통신 단락 및 캐쉬 테이블의 크기를 최소화시킬 수 있는 본 발명에 따른 듀얼 스택 전환 메커니즘 라우터가 적용된 시스템은 IPv6망의 경계에 위치하며, IPv6 호스트의 주소 요구 메시지에 대응하여 IPv4 주소를 호스트에 할당시키는 주소 할당 서버와, 주소 할당 서버로부터 할당된 IPv4 주소를 이용하여 IPv4 패킷과 자신의 IPv6 주소가 포함된 터널 패킷을 송출하고, 할당된 IPv4 주소를 반환하기 위한 주소 반환 메시지를 송출하는 IPv6 호스트와, 터널 패킷에 포함된 IP4 패킷을 IPv6 호스트가 통신하고자 하는 IPv4 호스트에 전송하고, 주소 반환 메시지의 수신에 따라 캐쉬 테이블에 설정된 IPv6 호스트의 IPv6 주소와 IPv4 주소 정보쌍을 삭제시키는 라우터를 포함한다.

    듀얼 스택 전환 메커니즘 라우터와 캐쉬 테이블 관리 방법
    10.
    发明公开
    듀얼 스택 전환 메커니즘 라우터와 캐쉬 테이블 관리 방법 失效
    双层转换机制路由器和缓存表管理方法

    公开(公告)号:KR1020040056378A

    公开(公告)日:2004-07-01

    申请号:KR1020020082258

    申请日:2002-12-23

    CPC classification number: H04L61/251 H04L61/1511 H04L61/6059 H04L69/167

    Abstract: PURPOSE: A dual stack conversion mechanism router and a cache table managing method are provided to minimize communication short, which is caused by inaccuracy of a cache table, and size of the cache table. CONSTITUTION: An IPv6 host(110) transmits an IPv4 address request message for IPv4 address allocation to an address allocation server(120)(S300) and then is allocated an IPv4 address from a DSTM server(S300). The IPv6 host(110) generates an IPv4 packet, adds a 4-over-6-tunnel header to the IPv4 packet, and then, transmits it to a router(150)(S302). The router(150) transmits a restored IPv4 packet to an IPv4 packet host(210) of an IPv4 network(S302). The IPv4 packet(210) generates an IPv4 packet, which is transmitted to the router(150), and the router withdraws IPv6 address information '11'(S304). The router(150) adds 4-over-6 capsulized header to the received IPv4 packet and transmits it to the IPv6 host(110). After the IPv4 host(210) terminates communication, the IPv6 host(110) transmits an address release message to the DSTM server(120) and then returns an IPv4 address which has been allocated from the DSTM server(120) and also transmits it to the router(150)(S306). The router(150) deletes address information corresponding to the address release message and relevant information form a cache table(S308).

    Abstract translation: 目的:提供双栈转换机制路由器和缓存表管理方法,以最小化由缓存表的不准确所引起的通信短路以及高速缓存表的大小。 构成:IPv6主机(110)向地址分配服务器(S300)发送IPv4地址分配的IPv4地址请求消息(S300),然后从DSTM服务器分配IPv4地址(S300)。 IPv6主机(110)生成IPv4分组,向IPv4分组添加4-to-6隧道报头,然后将其发送到路由器(150)(S302)。 路由器(150)将还原的IPv4分组发送到IPv4网络的IPv4分组主机(210)(S302)。 IPv4分组(210)生成发送到路由器(150)的IPv4分组,路由器退出IPv6地址信息“11”(S304)。 路由器(150)向接收到的IPv4分组添加4-6个封装的报头,并将其发送到IPv6主机(110)。 在IPv4主机(210)终止通信之后,IPv6主机(110)向DSTM服务器(120)发送地址释放消息,然后返回已经从DSTM服务器(120)分配的IPv4地址,并将其发送到 路由器(150)(S306)。 路由器(150)从缓存表中删除与地址释放消息对应的地址信息和相关信息(S308)。

Patent Agency Ranking