-
公开(公告)号：KR1019950009400B1
公开(公告)日：1995-08-22
申请号：KR1019920026130
申请日：1992-12-29
IPC: H04B7/14
Abstract: The handover function is divided from a mobile station to reduce the load of the station when the baud rate between a base station and a mobile station is different. The apparatus includes a frame relay unit(13) for sending traffic data to frame relay network in the form of HDLC, a GPS interface and clock distributor(18) for providing a GPS clock signal to DS-1 interface unit(12), and a communication processor unit(19) for telecommunication between processors.
Abstract translation: 当基站和移动台之间的波特率不同时，切换功能从移动台分割以减少站的负载。 该装置包括用于以HDLC的形式将业务数据发送到帧中继网络的帧中继单元（13），用于向DS-1接口单元（12）提供GPS时钟信号的GPS接口和时钟分配器（18），以及 用于处理器之间通信的通信处理器单元（19）。
-
公开(公告)号：KR1019940017323A
公开(公告)日：1994-07-26
申请号：KR1019920026130
申请日：1992-12-29
IPC: H04B7/14
Abstract: 본 발명은 기지국과 이동교환기 사이에 전송되는 데이타의 속도가 가변일때 전송로를 경제적으로 운송하고 핸드 오버(hando-ver)를 처리하는 기능을 이동교환기로 부터 분리시켜 이동교환기의 부하를 줄이는 기지국 제어장치에 관한 것이다.
본 발명은, 1차군 속도변환 및 DS-1 정합 장치(12), 프레임 릴레이(13), 소스코드 변환장치 및 선택장치(14), 타임 스위칭장치(15), 디지틀 중계선 정합장치(16), 망동기 장치(17), 클럭 분배 장치(18), 고속 IPC 처리장치(19), 제어프로세서(20), 공통선 신호처리장치(22)등으로 구성되어 기지국과 ISDN 1차군 속도정합인 23B+D/30B+D로 연결되어 기지국 선택 및 소스코드를 PCM데이타로 변환 및 역변환하여 이동교환기와 공통선 신호방식 No.7으로 연결되어 호를 처리하는 것을 특징으로 한다.-
-
公开(公告)号：KR1019960025048A
公开(公告)日：1996-07-20
申请号：KR1019940036111
申请日：1994-12-22
Abstract: 본 발명은 브이엠이 접속수단(10:VBIF); 확장 연결수단(13:VBP2EXT); 변환수단(14:VBTOMB); 엠피에스 버스 접속수단(12:MPBIF); 전원 격리 수단(14:PWRI)을 구비하는 것을 특징으로 하여, 첫째, X.25 및 고속 통신 전용 제어 및 통신 기능을 구현할 때 기술적인 어려움 및 경제적인 이유에서 사용자가 따로이 제작하지 않고 사용 보드를 그대로 활용할 때 어려움 없으며, 둘째, 특수 전용 보드를 사용자가 따로이 설계할 때에도 하드웨어 제작 이전 혹은 제적 중에 유사 상용 보드를 조기에 활용하여 소프트웨어 설계를 중첩시켜 진행할 수 있음으로써 시스템에 대한 전체개발 기간을 단축할 수 있고,세째, 일반 호스트 머신과 특수 목적 전용 통신 시스템을 연결하고자 할 경우 등에도 통신 보드에서 사용하는 신호들의비호환성을 해소하여 효과적으로 접속 가능한 효과를 가지는 전전자 교환기 주 프로세서 시스템 접속장치에 관한 것이다.
-
-
Patent Agency Ranking
-
公开(公告)号：KR100137544B1
公开(公告)日：1998-07-01
申请号：KR1019940036111
申请日：1994-12-22
Abstract: 본 발명은 브이엠이 접속수단(10:VBIF); 확장 연결수단(13:VBP2EXT); 변환수단(14:VBTOMB); 엠피에스 버스 접속수단(12:MPBIF); 전원 격리 수단(14:PWRI)을 구비하는 것을 특징으로 하여, 첫째, X.25 및 고속 통신 전용 제어 및 통신 기능을 구현할 때 기술적인 어려움 및 경제적인 이유에서 사용자가 따로이 제작하지 않고 사용 보드를 그대로 활용할 때 어려움 없으며, 둘째, 특수 전용 보드를 사용자가 따로이 설계할 때에도 하드웨어 제작 이전 혹은 제적 중에 유사 상용 보드를 조기에 활용하여 소프트웨어 설계를 중첩시켜 진행할 수 있음으로써 시스템에 대한 전체개발 기간을 단축할 수 있고, 세째, 일반 호스트 머신과 특수 목적 전용 통신 시스템을 연결하고자 할 경우 등에도 통신 보드에서 사용하는 신호들의 비호환성을 해소하여 효과적으로 접속 가능한 효과를 가지는 전전자 교환기 주 프로세서 시스템 접속장치에 관한 것이다.
-
公开(公告)号：KR1019950013173B1
公开(公告)日：1995-10-25
申请号：KR1019920026101
申请日：1992-12-29
IPC: H04Q11/04
Abstract: The apparatus comprises an upper processor matching unit for matching a universal processor with a peripheral circuit, and transmitting/receiving a control signal therefrom; a universal processor and peripheral circuit for receiving the control signal of the upper processor, performing a function through a common memory unit by means of a single chip processor and peripheral circuit, and sending the overall operations to the upper processor; a common memory unit for communicating with the universal and single chip processor in the interrupt manner; a single chip processor and peripheral circuit for treating the HDLC data from the HDLC treat unit depending upon the command of the universal processor at a high speed, and sending the data to a HDLC treat unit; a HDLC treat unit for transmitting the HDLC data to the TS determined according to the command of the single chip processor and peripheral circuit; a matching circuit for connecting the time switch with the HDLC treat unit through the PCM path; and a clock supply and resetting circuit for providing clocks to be used in the universal and single chip processors, in case of turn on power, resetting the processors, producing the control signal through the common memory unit by means of the universal processor and peripheral circuit and the single chip processor and peripheral circuit, and performing an independent function, regardless of the control signal.
Abstract translation: 该装置包括用于将通用处理器与外围电路匹配的上位处理器匹配单元，以及从其发送/接收控制信号; 用于接收上位处理器的控制信号的通用处理器和外围电路，通过单个芯片处理器和外围电路通过公共存储器单元执行功能，并将整个操作发送到上位处理器; 用于以中断方式与通用和单芯片处理器通信的通用存储器单元; 单芯片处理器和外围电路，用于根据通用处理器的高速命令从HDLC处理单元处理HDLC数据，并将数据发送到HDLC处理单元; HDLC处理单元，用于将HDLC数据发送到根据单芯片处理器和外围电路的命令确定的TS; 用于通过PCM路径将时间开关与HDLC处理单元连接的匹配电路; 以及用于在通用和单芯片处理器中提供时钟的时钟供应和复位电路，在接通电源的情况下，复位处理器，通过通用处理器和外围电路通过公共存储器产生控制信号 和单芯片处理器和外围电路，并且执行独立的功能，而不管控制信号。
-
-
公开(公告)号：KR1019960014173B1
公开(公告)日：1996-10-14
申请号：KR1019930016053
申请日：1993-08-18
Applicant: 한국전자통신연구원
IPC: G06F15/00
Abstract: a high processor matching means(101) to communicate data with a high processor; a 20ms synchronizing signal matching/selecting and related signal generating means(108) generating a synchronizing reference clock, a watchdog alarm signal, a timer signal, a transmission synchronizing signal and audio processing transmission clock signal; a PCM matching means(106); a general processor and peripheral means(102); two single-chip processors and peripheral means(104,110); a HDLC processing means(111) receiving/transmitting HDLC data; two common memory means(103,109); an audio processing device matching means(112); and a reset, alarm and operating state displaying means(113) generating reset signal and alarm signal and displaying the operating state by LED.
Abstract translation: 高处理器匹配装置（101），用于与高处理器通信数据; 产生同步参考时钟的20ms同步信号匹配/选择和相关信号产生装置（108），看门狗报警信号，定时器信号，传输同步信号和音频处理传输时钟信号; PCM匹配装置（106）; 通用处理器和外围设备（102）; 两个单芯片处理器和外设（104,110）; HDLC处理装置（111）接收/发送HDLC数据; 两个公共存储装置（103,109）; 音频处理装置匹配装置（112）; 以及复位，报警和操作状态显示装置（113）产生复位信号和报警信号，并通过LED显示操作状态。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.015 seconds)
