-
公开(公告)号：KR1019950020188A
公开(公告)日：1995-07-24
申请号：KR1019930029083
申请日：1993-12-22
Applicant: 한국전자통신연구원
IPC: G06F13/24
Abstract: 본 발명은 고속중형 컴퓨터에 탑재될 운영체제의 일부에 포함되어 보드간 인터럽트와 처리기간의 인터럽트 전송 및 수신이 가능하도록 하드웨어를 제어하고 다중처리기 시스템의 부하균등을 고려하는 인터럽트 처리방법에 관한 것이다. 본 발명은 시스템에 장착되는 입출력장치와 보드 및 운영체제가 사용할 3개의 벡터테 이블에 벡터를 할당하고 IRAC에 벡터값을 기록하고 ICM의 제어레지스터를 셋트시 키고, 입력으로 주어진 전송모드와 타입에 따라 인터럽트 버스에 실을 인터럽트 메시지를 구축하고 MPIR의 레지스터를 제어하여 메시지를 전송하고, 인터럽트 수신시 처리기가 IRAC로 부터 받은 벡터 값에 따라 벡터테이블에 저장된 운영체제의 일부인 핸들러를 수행하고 제어권을 운영체제가 가진 상태에서 운영체제가 인식하는 벡터값을 메시지로 부터 읽어 요구되는 기능을 수행하고 처리기간의 인터럽트에 필요한 상호간의 프로토콜을 통해 발신측은 필요한 기능을 명시하고 수신측은 상기 필요한 기능을 인지하여 수행하는 인터럽트 처리방법이다. 상기한 바에 의한 본 발명은 시스템의 입출력장치나 보드가 필요로 하는 신속한 시스템 서비스를 제공해주고 다중처리기 시스템의 운영체제 기능에 요구되는 처리기간의 동기화 및 통신을 위해 인터럽트를 이용한 프로토콜을 제공한다.
-
Patent Agency Ranking
公开(公告)号：KR1019940008478B1
公开(公告)日：1994-09-15
申请号：KR1019910024514
申请日：1991-12-26
Applicant: 한국전자통신연구원
IPC: G06F13/00
Abstract: The memory interface device for connection between a 32bits microprocessor and a 8 bits memory chip uses four bidirectional registered buffers. The device comprises four bidirectional registered buffers (7)(8)(9)(10), a control logic (2) between a 32 bits microprocessor (1) and a 8 bit memory chip (3). Each buffer has two registers for Input and output. The control logic (2) encodes address, data size, access type (read or write) signalled from microprocessor (1), makes control signals for the buffers (7)(8)(9)(10) and the memory chip (3), and generates low-address bits to access data in the memory chip(3).
Abstract translation: 用于在32位微处理器和8位存储器芯片之间连接的存储器接口设备使用四个双向注册缓冲器。 该设备包括四个双向注册缓冲器（7）（8）（9）（10），一个32位微处理器（1）和一个8位存储器芯片（3）之间的控制逻辑（2）。 每个缓冲区都有两个用于输入和输出的寄存器。 控制逻辑（2）编码从微处理器（1）发信号的地址，数据大小，存取类型（读或写），为缓冲器（7）（8）（9）（10）和存储芯片 ），并且生成低地址位以访问存储芯片（3）中的数据。
-
公开(公告)号：KR1019930014051A
公开(公告)日：1993-07-22
申请号：KR1019910024514
申请日：1991-12-26
Applicant: 한국전자통신연구원
IPC: G06F13/00
Abstract: 본 발명은 마이크로 프로세서(이하 프로세서라 약함)를 메모리에 접속하기 위한 마이크로 프로세서용 메모리 접속장치에 관한 것으로서, 종래의 마이크로 프로세서와 메모리 접속 장치는 일반적으로 쓰이는 메모리칩의 데이타 버스의 크기는 프로세서의 그것보다 작으므로(예 : 8비트)여러개의 메모리 칩을 사용하여 메모리 제어기의 데이타 버스와 32비트 프로세서의 데이타 버스의 크기를 서로 같게 만들어 준다.
여기서 여러개의 메모리 칩을 사용하여 데이타 버스의 크기를 일치시키면 메모리 접근시간은 단축되지만 메모리장치의 비용이 높아지고 프로세서의 동작속도가 매우 빠른 경우 메모리 칩의 turn-off 시간이 프로세서의 메모리 인터페이스시간 규격을 맞출 수 없게 되므로 메모리동작이 오류가 발생할 소지가 증가한다.
본 발명은 프로세서의 데이타 버스보다 작은 크기의 데이타 버스를 갖는 메모리칩을 사용하여 프로세서가 원하는 크기의 데이타를 메모리에서 공급하거나메모리에 저장하여 메모리칩의 수를 적게 사용할 수 있으므로 비용을 줄일 수 있고, 또한 고속으로 동작하는 프로세서의 메모리 인터페이스 시간규격에 무리없이 맞출 수 있도록 마이크로 프로세서용 메모리 접속장치를 제공하는 것이다.-
-
公开(公告)号：KR1019950012507B1
公开(公告)日：1995-10-18
申请号：KR1019930029083
申请日：1993-12-22
Applicant: 한국전자통신연구원
IPC: G06F13/24
Abstract: assigning vector to three vector tables to be used as an input/output device, a board, and an operating system, respectively; writing a value of the vector in IRAC; setting a control reset of ICM; storing an interrupt message to be in an interrupt bus according to an input transmission mode and its type; transmitting the message under control of a register of a MPIR; handling a part of the operating system stored in the vector table according to the value of the vector from the IRAC; reading the vector value recognized by the operation system from the message; writing needed functions by a transmission part through protocol required in the interrupt process; and recognizing the needed functions by a reception part.
Abstract translation: 将矢量分配给三个矢量表，分别用作输入/输出设备，电路板和操作系统; 在IRAC中写入向量的值; 设置ICM的控制复位; 根据输入传输模式及其类型将中断消息存储在中断总线中; 在MPIR的登记册的控制下发送该消息; 根据来自IRAC的向量的值处理存储在向量表中的操作系统的一部分; 从消息中读取操作系统识别的向量值; 通过中断过程中需要的协议通过传输部分写入所需的功能; 并通过接收部分识别所需的功能。
-
-
-
-
-
Search Results
6
records
(took 0.016 seconds)
