-
公开(公告)号:KR1019990053230A
公开(公告)日:1999-07-15
申请号:KR1019970072831
申请日:1997-12-23
Applicant: 한국전자통신연구원
IPC: H04J3/00
Abstract: 1. 청구 범위에 기재된 발명이 속한 기술분야
본 발명은 시분할 다중 액세스 방식의 공평성 확보를 위한 흐름 제어 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 실시간 트래픽 및 서비스 품질을 보장하는 우선순위에 바탕을 둔 시분할 다중 액세스 방식의 공평성 확보를 위한 흐름 제어 방법을 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 발신측 단말시스템은 허브로 높은 우선순위 요구 및 정상 우선순위 요구를 전송하는 제 1 단계; 상기 허브는 높은 우선순위 요구 및 정상 우선순위 요구에 응답하여 상기 발신측 단말시스템으로 허용 할당량 신호를 전송하는 제 2 단계; 상기 허브가 다수의 착신측 단말시스템으로 데이터 유입 신호를 전송하는 제 3 단계; 및 상기 발신측 단말시스템은 상기 허브로 버스트 모드를 이용하여 프레임을 전송하고, 프레임 전송이 완료되면 상기 발신측 단말시스템은 상기 허브로 클리어 신호를 전송하는 제 4 단계를 포함한다.
4. 발명의 중요한 용도
본 발명은 시분할 다중 액세스 방식의 흐름 제어 방법에 이용됨.-
公开(公告)号:KR1019980044597A
公开(公告)日:1998-09-05
申请号:KR1019960062699
申请日:1996-12-07
Applicant: 한국전자통신연구원
Inventor: 최민호
IPC: H04N7/15
Abstract: 본 발명은 원하는 지점의 선명한 화면을 볼 수 있을 뿐만 아니라 단말의 요구에 따라 원하는 화면 이외의 지점을 동일화면 내에 자화면으로 표시함으로써 각 지점의 회의실의 모든 상황을 파악하여 다지점 사이의 영상회의를 제어하는 장치에 관한 것이다. 그 목적은 각 단말로부터의 선명한 영상을 볼 수 있을 뿐만 아니라 각 지점의 회의 전체의 상황을 같은 화면안에 표시한 자화면에 따라서 파악할 수 있도록 하는 다지점 사이의 영상회의를 가능하도록 하는 데에 있다. 그 구성은 영상신호 저장수단과 읽어내기수단과 영상신호 처리수단과 제 1식별수단과 제 2식별수단 및 제어수단으로 되어 있다. 영상신호 저장수단은 각 영상회의 단말로부터 수신한 영상신호를 저장한다. 읽어내기수단은 저장된 영상신호를 영상신호 저장수단으로부터 같은 클럭으로 일제히 읽어 낸다. 영상신호 처리수단은 영상신호 중의 하나를 선택하여 주화면으로 하고 다른 영상신호의 화면을 축소하여 자화면으로 하여 주화면의 일부에 자화면을 합성한다. 제 1식별수단은 각 영상회의 단말로부터의 음성신호를 비교하여 발언자가 있는 영상회의 단말을 식별한다. 제 2식별수단은 영상회의 단말로부터 보내진 제어신호에 따라 영상신호를 주화면으로 하거나 발언자가 있는 영상회의 단말을 식별한다. 제어수단은 제 2식별수단에 따라 식별한 지점의 영상회의 단말로부터 수신한 영상신호를 주화면으로 한다.
-
公开(公告)号:KR100126852B1
公开(公告)日:1998-04-01
申请号:KR1019940034515
申请日:1994-12-15
IPC: H04L7/02
Abstract: Apparatus for preventing an ATM cell size variation includes: a buffer(1) for storing a cell starting signal and a ATM cell data; a cell size monitoring apparatus(2) for measuring a size of a cell data from the buffer(1), determining a variation of a cell size, and controlling the buffer(1) by a buffer reading active signal; and a cell size regulator(3) for receiving a cell size variation judging signal from the cell size monitoring apparatus(2), and evening the cell size. The apparatus monitors a variation of the cell size, maintains a cell size as a constant size standardized by a system, and prevent a system malfunction.
Abstract translation: 用于防止ATM信元大小变化的装置包括:用于存储信元起始信号和ATM信元数据的缓冲器(1); 用于测量来自缓冲器(1)的单元数据的大小的单元尺寸监视装置(2),确定单元大小的变化,以及通过缓冲器读取活动信号来控制缓冲器(1); 以及用于从单元尺寸监视装置(2)接收单元尺寸变化判定信号的单元尺寸调节器(3),并且单元尺寸晚。 该装置监视小区尺寸的变化,将小区尺寸维持为由系统标准化的恒定大小,并防止系统故障。
-
公开(公告)号:KR1019960027790A
公开(公告)日:1996-07-22
申请号:KR1019940036142
申请日:1994-12-23
IPC: H04L12/437
Abstract: 본 발명은 개념적인 장애 복구 방법을 광대역 종합정보 통신망(B-ISDN)에 적용된 ATM 링에 적용하여 장애 발생시 실시간 선로 절체를 수행하도록 하기 위한 비동기식 전송 모드(ATM) 링 노드 장치에 관한 것으로, 본 발명은 운용라인 수신 물리매체 정합부; 운용라인 송신 물리매체 정합부; ITU-T SG.13에서 권고하고 있는 물리계층 기능을 수행하는 물리계층1부 및 물리계층2부; 상기 물리계층부에서 제공되는 서비스 셀 데이타를 ATM 계층으로 라우팅하는 선로 절체부; ATM 계층 기능을 수행하는 ATM 계층부; AAL 또는 상위 프로토콜을 수행하는 상위계층부 및 망 또는 가입자와 연결을 위한 프로토콜을 수행하는 망/가입자 접속부를 포함하여 구성되는 것을 특징으로 한다.
-
公开(公告)号:KR1019960009475B1
公开(公告)日:1996-07-19
申请号:KR1019930029390
申请日:1993-12-23
IPC: H04L12/28
Abstract: a STM-1 frame processor and frame aligner(11) for receiving ATM cell from the ATM hierarchy, putting it into VC-4 frame, processing SOH and forming STM-1 frame; a byte multiplexer(12) for multiplexing the STM-1 signal to process data in parallel; a byte/bit converter(13) for receiving the STM-4 signal in byte to generate data and clock in 622.080Mb/s; and a high speed control signal generator(14) for applying a clock of 622.080MHz and clock of 77.76MHz to the byte/bit converter(13), providing a multiplexing control signal to the byte multiplexer(12) and providing a clock for driving each STM-1 frame processor and clock for the frame aligner to the STM-1 frame processor and frame aligner(11).
Abstract translation: STM-1帧处理器和帧对准器(11),用于从ATM分层接收ATM信元,将其放入VC-4帧,处理SOH并形成STM-1帧; 用于将STM-1信号并行地处理数据的字节多路复用器(12); 一个字节/位转换器(13),用于以字节接收STM-4信号以产生622.080Mb / s的数据和时钟; 以及一个用于向字节/位转换器(13)施加622.080MHz时钟和77.76MHz时钟的高速控制信号发生器(14),向字节多路复用器(12)提供多路复用控制信号并提供用于驱动的时钟 每个STM-1帧处理器和用于帧对准器的时钟用于STM-1帧处理器和帧校准器(11)。
-
公开(公告)号:KR1019980020862A
公开(公告)日:1998-06-25
申请号:KR1019960039514
申请日:1996-09-12
Applicant: 한국전자통신연구원
Inventor: 최민호
IPC: H04L12/56
Abstract: 본 발명은 비동기 전송모드(ATM) 셀 기반 전송방식의 프레임 동기장치로서, 종래의 비동기 전송모드 교환기에서 셀 헤더만을 보고 하드웨어에 의해 경로지정을 하여 하나의 연결이 종료된 다음에야 동일한 가상 경로 식별자를 다른 연결에서 이용할 수 있고, 또한 패킷의 길이가 고정되어 있지만 본 발명에서는 필요한때 필요한 수만큼 셀을 전송함으로써 자유로운 대역의 통신이 가능하므로 이러한 문제점을 해결하기 위하여 본 발명은 순환중복검사(CRC)를 이용하여 셀의 동기를 확립한 후 셀의 동기신호를 이용하여 프레임의 동기를 확립하기 위한 것이고 또한 프레임을 셀의 길이가 다른 패드(PAD)를 삽입시켜 높은 자유도를 가지도록 구성함으로써, 오류제어를 수행하는 순환중복검사를 이용하여 새로운 셀의 동기패턴을 삽입하지 않고도 우수한 동기 특성을 얻을 수 있으며, 셀의 길이와 같은 길이의 이동을 집중적으로 행함으로써 프레임의 동기 복귀시간을 단축할 수 있는 효과를 가진다.
-
-
公开(公告)号:KR1019960027636A
公开(公告)日:1996-07-22
申请号:KR1019940034515
申请日:1994-12-15
IPC: H04L7/02
Abstract: 본 발명은 셀 시작신호와 ATM(Asychronous Transfer Mode) 셀 데이타를 저장하는 버퍼(1)와, 상기 버퍼(1)로부터 입력되는 셀 데이타의 크기를 측정하고 셀 크기 가변 유무를 판단하여 버퍼 읽기 활성신호로 상기 버퍼(1)를 제어하는 셀 크기감시 장치(2)와 , 상기 셀 크기 감시 장치(2)로부터 셀 크기 변동 판단신호를 받아 셀 크기를 일정하게 해주는 셀 크기조절 장치(3)를 구비하는 것을 특징으로 하는 ATM 셀 크기 변동방지 장치와, 그에 적용되는 ATM 셀 크기 변동방지 방법에관한 것으로 버퍼에서의 데이타 손실로 인한 셀 크기 변동유무를 감시하고 셀 크기를 시스템에서 규정한 일정크기로 유지하도록 하여 동기 상실에 의한 시스템의 오동작을 방지할 수 있는 효과가 있다.
-
公开(公告)号:KR1019950022440A
公开(公告)日:1995-07-28
申请号:KR1019930029390
申请日:1993-12-23
IPC: H04L12/28
Abstract: 본 발명은 SDH 방식의 기본 전송 속도가 되는 155.520Mb/s의 STM-1신호 4개를 바이트 단위로 다중화하여 622.080Mb/s 속도의 STM-4 신호를 만들어 전송하고, 수신축에서는 622.080Mb/s 속도의 STM-4 신호를 수신하여 이 신호에서 STM-4 프레임을 찾고 이를 역다중화하여 4개의 STM-1 프레임을 찾는 다중 및 역다중화기에 관한것으로, 다중부에서는 수신부에서 직렬의 신호에서 프레임을 찾아 바이트 단위로 역다중화할 수 있도록 하기 위하여 프레임을 정렬하는 기능을 가지며, 또한 역다중부는 전송되어온 프레임에서 STM-1 신호를 분리해 낼때 역다중화의 순서가 어긋나지 않도록 하기 위하여 프레임 제어부를 갖고 있으며, 역다중부에서 프레임의 시작점을 잃어 버린 경우에 외부의 리셋 신호 없이 수 프레임 이내에 다시 프레임을 찾아 서비스를 계속할 수 있는 기능을 수행 한다.
-
公开(公告)号:KR100270335B1
公开(公告)日:2000-10-16
申请号:KR1019970072838
申请日:1997-12-23
Applicant: 한국전자통신연구원
IPC: H04L7/08
Abstract: PURPOSE: A frame synchronization apparatus is provided to reduce the amount of a memory used by storing/circulating synchronization protection information such as detection state of a synchronization pattern of m(m is a natural number) bit, that is a synchronization pattern detection number state, etc. CONSTITUTION: A frame synchronization apparatus includes an 1 bit m-stage shift register(31) for shifting a signal series having a concentration synchronization pattern of m bits among N bits from the outside. A m-bit concentration synchronization pattern detection circuit(32) detects a m-bit concentration pattern using an output signal of 5 bit of the shift register(31). A memory(34) constitutes an N stage shift register having bits more than log2A of 1 word for storing the synchronization protection information of the frame every N bit period. A logic circuit(33) generates a frame synchronization protection information to be newly written into the memory(34) depending on the detection output from the frame synchronization protection information before one period read from the memory(34) and the m-bit concentration synchronization pattern detection circuit(32) to perform a write for the memory(34) and then outputs the detection result to the outside.
Abstract translation: 目的:提供一种帧同步装置,以通过存储/循环同步保护信息来减少所使用的存储器的数量,诸如m(m是自然数)位的同步模式的检测状态,即同步模式检测数状态 等等。构成:帧同步装置包括用于从外部移位N位中的具有m位浓度同步模式的信号序列的1位m级移位寄存器(31)。 m位浓度同步模式检测电路(32)使用移位寄存器(31)的5位的输出信号来检测m位浓度模式。 存储器(34)构成N位移位寄存器,其具有大于log2A为1字的位,用于每N位周期存储帧的同步保护信息。 逻辑电路(33)根据从存储器(34)读取的一个周期之前的帧同步保护信息的检测输出和m位浓度同步(33)生成要重新写入存储器(34)的帧同步保护信息 模式检测电路(32),对存储器(34)进行写入,然后将检测结果输出到外部。
-
-
-
-
-
-
-
-
-