-
公开(公告)号：KR1020130038722A
公开(公告)日：2013-04-18
申请号：KR1020110103231
申请日：2011-10-10
Applicant: 한국전자통신연구원 , 건국대학교 산학협력단
CPC classification number: H02M3/073 , G09G3/3696 , H02M2003/077
Abstract: PURPOSE: A direct current voltage conversion circuit of a liquid crystal display device is provided to correspond to the dispersion of broad threshold voltage by applying positive gate source voltage when turning on a TFT(Thin Film Transistor), and applying negative gate source voltage when turning off the TFT. CONSTITUTION: A main pumping circuit part(710) comprises multiple TFTs(M1-M8). The multiple TFTs are turned on and off by turns. A main pumping circuit part outputs voltage for driving a liquid crystal display device. A switch control signal generating part(720) controls the voltage applied to the gate of multiple thin film transistors with a clock signal inversion.
Abstract translation: 目的：提供液晶显示装置的直流电压转换电路，以便在开启TFT（薄膜晶体管）时施加正栅极源电压，并在转动时施加负栅极源电压，以对应于宽阈值电压的偏差 关掉TFT。 构成：主泵电路部分（710）包括多个TFT（M1-M8）。 多个TFT轮流打开和关闭。 主泵电路部分输出用于驱动液晶显示装置的电压。 开关控制信号生成部（720）通过时钟信号反转来控制施加到多个薄膜晶体管的栅极的电压。
-
公开(公告)号：KR1020120108894A
公开(公告)日：2012-10-05
申请号：KR1020110085561
申请日：2011-08-26
Applicant: 한국전자통신연구원 , 건국대학교 산학협력단
IPC: H03K19/094 , H03K19/20
CPC classification number: H03K19/094 , H03K19/00 , H03K19/02 , H03K19/08 , H03K19/20
Abstract: PURPOSE: An inverter, an NAND gate, and an NOR gate are provided to provide a digital logic gate driven in low consumption power equal to power in a CMOS(Complementary Metal-Oxide Semiconductor) circuit by controlling the flow of a current according to an input and output signal. CONSTITUTION: An inverter comprises a pull-up part(210), a pull down part(220), and a pull up drive part(230). The pull-up part is composed of a second TFT(Thin Film Transistor) outputting a first power supply voltage to an output terminal according to a voltage applied to a gate. The pull down part is composed of a fifth TFT outputting a ground voltage to the output terminal according to the input signal voltage applied to the gate. The pull up drive part applies a second power supply voltage or the ground voltage to the gage in a second TFT according to the input signal.
Abstract translation: 目的：提供一个反相器，一个与非门和一个或非门，以通过控制电流的流动来提供在CMOS（互补金属氧化物半导体）电路中等于功率的低功耗驱动的数字逻辑门 输入和输出信号。 构成：逆变器包括上拉部分（210），下拉部分（220）和上拉驱动部分（230）。 上拉部分由根据施加到栅极的电压将第一电源电压输出到输出端的第二TFT（薄膜晶体管）组成。 下拉部分由根据施加到栅极的输入信号电压向输出端输出接地电压的第五TFT组成。 上拉驱动部件根据输入信号将第二电源电压或接地电压施加到第二TFT中的量规。
-
公开(公告)号：KR101775563B1
公开(公告)日：2017-09-07
申请号：KR1020110085561
申请日：2011-08-26
Applicant: 한국전자통신연구원 , 건국대학교 산학협력단
IPC: H03K19/094 , H03K19/20
Abstract: 본발명은인버터, NAND 게이트및 NOR 게이트에관한것으로서, 게이트에인가되는전압에따라제1 전원전압을출력단자로출력하는제2 박막트랜지스터로이루어지는풀업부; 게이트에인가되는입력신호에따라그라운드전압을출력단자로출력하는제5 박막트랜지스터로이루어지는풀다운부; 및상기입력신호에따라제2 전원전압또는상기그라운드전압을상기제2 박막트랜지스터의게이트에인가하는풀업구동부를포함한다.
-
公开(公告)号：KR101818673B1
公开(公告)日：2018-01-17
申请号：KR1020110103231
申请日：2011-10-10
Applicant: 한국전자통신연구원 , 건국대학교 산학협력단
CPC classification number: H02M3/073 , G09G3/3696 , H02M2003/077
Abstract: 본발명은액정표시장치의직류전압변환회로에관한것으로서, 복수의박막트랜지스터를포함하고, 상기복수의박막트랜지스터가교대로온오프되어액정표시장치를구동하기위한전압을출력하는주 펌핑회로부; 및클럭신호반전에의해상기복수의박막트랜지스터의게이트에인가되는전압을제어하는스위치제어신호발생부를포함하되, 각각의박막트랜지스터는양의게이트-소스전압이인가되어온되고, 음의게이트-소스전압이인가되어오프되는것을특징으로한다.
-
公开(公告)号：KR1020140029111A
公开(公告)日：2014-03-10
申请号：KR1020130009285
申请日：2013-01-28
Applicant: 한국전자통신연구원 , 건국대학교 산학협력단
Abstract: A single-input type level shifter according to an embodiment of the present invention comprises: an input unit which authorizes a voltage power to a first node in response to an input signal and applies the input signal to a second node in response to a reference signal; a boot strapping unit which authorizes the voltage power to the second node according to different levels of the first node; an output unit which authorizes the input signal to an output terminal in response to the reference signal so that it can apply the voltage power to the output terminal according to the different voltage levels of the first node; and the boot strapping unit includes a capacitor which is located in between the first and the second node. The boot strapping unit increases the voltage level of the first node higher than that of the voltage power once the input signal is converted from a first voltage level into a second voltage level.
Abstract translation: 根据本发明的实施例的单输入型电平移位器包括：输入单元，其响应于输入信号授权对第一节点的电压功率，并响应于参考信号将输入信号施加到第二节点 ; 启动捆扎单元，其根据所述第一节点的不同级别授权所述第二节点的电压功率; 输出单元，其响应于参考信号向输出端授权输入信号，使得其可以根据第一节点的不同电压电平向输出端施加电压功率; 并且所述引导带捆绑单元包括位于所述第一和第二节点之间的电容器。 一旦输入信号从第一电压电平转换为第二电压电平，启动带捆绑单元就增加第一节点的电压高于电压功率的电压电平。
-
Patent Agency Ranking
公开(公告)号：KR1020120078557A
公开(公告)日：2012-07-10
申请号：KR1020110046955
申请日：2011-05-18
Applicant: 한국전자통신연구원 , 건국대학교 산학협력단
IPC: G09G3/36
CPC classification number: G09G3/3674 , G09G2310/08 , H01L29/7869 , H03K19/01742
Abstract: PURPOSE: A scan driver is provided to prevent malfunction caused due to turn-off of transistor by being composed of a transistor with a depletion mode characteristic. CONSTITUTION: An input switch(710) controls an input of an output signal of stage according to a first clock. A pull-up unit(720) transmits a first output signal clock to an output node. A pull-down unit(740) constantly maintains a node voltage between the input switch and pull-up unit. A pull-down unit(730) constantly maintains a voltage of the output node.
Abstract translation: 目的：提供扫描驱动器，以防止由于具有耗尽模式特性的晶体管组成的由于晶体管截止而引起的故障。 构成：输入开关（710）根据第一时钟控制载物台的输出信号的输入。 上拉单元（720）将第一输出信号时钟发送到输出节点。 下拉单元（740）在输入开关和上拉单元之间始终保持节点电压。 下拉单元（730）始终保持输出节点的电压。
-
公开(公告)号：KR1020140101152A
公开(公告)日：2014-08-19
申请号：KR1020130014451
申请日：2013-02-08
Applicant: 건국대학교 산학협력단
IPC: G09G3/20
Abstract: The present invention relates to a gate driver circuit for generating a stable output signal using two clocks. A gate driver circuit according to one embodiment of the present invention includes a transistor which receives a signal and pulls up the output signal of an output node according to a pull up control node; an output stabilization part; a first pull up control node control part; a second pull up control nod control part; a pull down part; and a pull down control part.
Abstract translation: 本发明涉及一种用于使用两个时钟产生稳定输出信号的栅极驱动器电路。 根据本发明的一个实施例的栅极驱动器电路包括：晶体管，其根据上拉控制节点接收信号并提取输出节点的输出信号; 输出稳定部分; 第一上拉控制节点控制部分; 第二个上拉控制点控制部分; 下拉部分; 和下拉控制部分。
-
公开(公告)号：KR101451090B1
公开(公告)日：2014-10-15
申请号：KR1020130014451
申请日：2013-02-08
Applicant: 건국대학교 산학협력단
IPC: G09G3/20
Abstract: 본 발명은 트랜지스터의 문턱전압이 음의 값일 때에도 두 개의 클록으로 안정적인 출력 신호를 생성하기 위한 회로에 있어서, 제1클록신호를 제공 받고, 풀업 제어노드에 따라 출력노드의 출력신호를 풀업시키는 트랜지스터를 포함하는 풀업부; 상기 풀업부와 연결되고, 제2클록신호를 제공 받으며, 상기 출력신호가 소정 전압 이하로 떨어지지 않도록 하는 트랜지스터를 포함하는 출력 안정화부; 전단의 출력 및 상기 제2클록신호를 제공 받아, 상기 풀업 제어노드를 제어하는 제1 풀업 제어노드 제어부; 후단의 출력 및 상기 제2클록신호를 제공 받아, 상기 풀업 제어노드를 제어하는 제2 풀업 제어노드 제어부; 상기 제1클록신호 및 상기 제2클록신호를 제공 받아, 상기 출력신호를 풀다운시키는 트랜지스터를 포함하는 풀다운부; 및 상기 전단의 출력 및 상기 제2클록신호를 제공받아, 상기 풀다운부가 풀다운하지 않아야 할 때를 판단하여 이를 제어하는 풀다운제어부를 포함하되, 상기 풀업 제어노드는 상기 제1 풀업 제어노드 제어부와 입력 캐패시터를 통해 연결되어 있으면서 상기 출력노드와 부트스트랩 캐패시터를 통해 연결되어 있고, 상기 풀다운부에는 상기 제1클록신호가 제1 풀다운 제어캐패시터를 통해 입력되고, 상기 풀다운제어부에는 상기 전단의 출력이 제2 풀다운 제어캐패시터를 통해 입력되고, 상기 제1 클록신호 및 상기 제2 클록신호는 교대로 번갈아가며 하이(High) 또는 로우(Low)의 전압으로서 입력되는 것을 특징으로 하는 회로를 개시한다. 본 발명에 의하면, 트랜지스터의 문턱전압이 음의 값일 때에도 두 개의 클록으로 안정적인 출력 신호를 생성함으로써, 회로의 입력신호배선의 연결을 간단하게 할 수 있고, 회로의 소비전력을 감소시킬 수 있다.
-
公开(公告)号：KR1020130129124A
公开(公告)日：2013-11-27
申请号：KR1020130054770
申请日：2013-05-15
Applicant: 건국대학교 산학협력단
IPC: G09G3/20 , H01L29/786
CPC classification number: G09G3/20 , H01L27/1225
Abstract: The present invention relates to a gate driver based on oxide thin-film transistors and comprises: an input part including an input transistor to which a carry signal (CR) of the previous stage is applied; a pull-up part including a pull-up transistor which receives a first clock signal (CLKo) and generates an output signal; a dual pull-down part including a first pull-down transistor and a second pull-down transistor which are alternately turned on and off and connect an output node to a first ground voltage (VSS); a pull-down control part controlling the first and second pull-down transistors so that the transistors are not turned on when the output node is pulled up; and a carry control part stabilizing the output of the next stage by periodically lowering an output carry voltage when the output node is maintained at the first ground voltage.
Abstract translation: 本发明涉及一种基于氧化物薄膜晶体管的栅极驱动器，包括：输入部分，包括施加前一级的进位信号（CR）的输入晶体管; 上拉部分，包括接收第一时钟信号（CLKo）并产生输出信号的上拉晶体管; 包括交替地导通和关断并将输出节点连接到第一接地电压（VSS）的第一下拉晶体管和第二下拉晶体管的双下拉部分; 控制第一和第二下拉晶体管的下拉控制部分，使得当输出节点被上拉时晶体管不导通; 以及进位控制部分，当输出节点保持在第一接地电压时，通过周期性地降低输出进位电压来稳定下一级的输出。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.02 seconds)
