Patent search ap:("한국전자통신연구원" OR "학교법인연세대학교") AND inv:"윤일구" Page 1

1.

发明授权
암전류를 감소시킬 수 있는 광검출 소자의 제조방법 失效
Title translation: 制造能够减少暗电流的光电二极管检测器的方法

公开(公告)号：KR100550011B1

公开(公告)日：2006-02-08

申请号：KR1020030081726

申请日：2003-11-18

Applicant: 한국전자통신연구원 , 학교법인연세대학교

Inventor： 최중선 , 권용환 , 윤일구

IPC: H01L31/105

Abstract: 암전류를 감소시킬 수 있는 메사형 광검출 소자의 제조방법을 개시한다. 개시된 본 발명은 화합물 기판상에 N형의 클래딩층, 광흡수층 및 P형의 클래딩층을 순차적으로 성장시킨다음, 상기 P형의 클래딩층, 광흡수층 및 N형의 클래딩층을 소정 부분 패터닝하여 pin층을 한정한다. 그후에, 상기 pin층의 측벽 노출면에 폴리이미드막을 형성하고, 상기 폴리이미드막을 경화시킨다. 다음, 상기 화합물 기판 및 pin층 상부 각각에 오믹 전극을 형성한다.
광검출 소자, 암전류, 폴리이미드, 열처리.

2.

发明公开
암전류를 감소시킬 수 있는 광검출 소자의 제조방법 失效
Title translation: 制造可降低深度电流的照相二极管检测器的方法

公开(公告)号：KR1020050047923A

公开(公告)日：2005-05-23

申请号：KR1020030081726

申请日：2003-11-18

Applicant: 한국전자통신연구원 , 학교법인연세대학교

Inventor： 최중선 , 권용환 , 윤일구

IPC: H01L31/105

Abstract: 암전류를 감소시킬 수 있는 메사형 광검출 소자의 제조방법을 개시한다. 개시된 본 발명은 화합물 기판상에 N형의 클래딩층, 광흡수층 및 P형의 클래딩층을 순차적으로 성장시킨다음, 상기 P형의 클래딩층, 광흡수층 및 N형의 클래딩층을 소정 부분 패터닝하여 pin층을 한정한다. 그후에, 상기 pin층의 측벽 노출면에 폴리이미드막을 형성하고, 상기 폴리이미드막을 경화시킨다. 다음, 상기 화합물 기판 및 pin층 상부 각각에 오믹 전극을 형성한다.

Patent Agency Ranking