-
公开(公告)号：KR1020090056789A
公开(公告)日：2009-06-03
申请号：KR1020080064462
申请日：2008-07-03
Applicant: 한국전자통신연구원 , 한국정보통신대학교 산학협력단
IPC: H03F1/26
CPC classification number: H03F1/26 , H03F1/223 , H03F1/347 , H03F3/191 , H03F2200/294
Abstract: A multi band low noise amplifier is provided to reduce a value of a passive device for input terminal matching in a low frequency band by sharing the passive device of the input terminal matching circuit. A first matching circuit(110) performs the impedance matching of the input terminal in a low frequency region. A first transistor includes a gate connected to a first matching circuit and a drain connected to an output terminal, and performs the amplification operation of the low frequency input. A first degeneration inductor is connected between the ground and the source of the first transistor. A second matching circuit(120) performs the impedance matching of the input terminal in a high frequency region. A second transistor includes the gate connected to the second matching circuit and the drain connected to the output terminal, and performs the amplification operation of the high frequency input. A second degeneration inductor is connected between the ground and the source of the second transistor.
Abstract translation: 提供一种多频带低噪声放大器，通过共享输入端子匹配电路的无源器件来降低用于低频带中的输入端子匹配的无源器件的值。 第一匹配电路（110）在低频区域中执行输入端子的阻抗匹配。 第一晶体管包括连接到第一匹配电路的栅极和连接到输出端子的漏极，并且执行低频输入的放大操作。 第一退化电感器连接在第一晶体管的接地和源极之间。 第二匹配电路（120）在高频区域中执行输入端子的阻抗匹配。 第二晶体管包括连接到第二匹配电路的栅极和连接到输出端子的漏极，并且执行高频输入的放大操作。 第二退化电感器连接在第二晶体管的接地和源极之间。
-
公开(公告)号：KR100960147B1
公开(公告)日：2010-05-27
申请号：KR1020080066001
申请日：2008-07-08
Applicant: 한국전자통신연구원 , 주식회사 씬멀티미디어
IPC: H04N19/51 , H04N19/105
Abstract: 본 발명에 따른 움직임 보상기의 움직임 보상 방법은, 참조 프레임 정보를 입력받는 단계, 상기 참조 프레임 정보의 코덱에 따라 사용될 저장소의 크기 패턴을 결정하는 단계, 및 상기 결정된 저장소의 크기 패턴에 따라 상기 참조 프레임 정보에 대한 움직임 보상을 수행하는 단계를 포함한다.
H.264, 통합코덱, 저장소-
公开(公告)号：KR100968808B1
公开(公告)日：2010-07-08
申请号：KR1020080066007
申请日：2008-07-08
Applicant: 한국전자통신연구원 , 주식회사 씬멀티미디어
Abstract: 본 발명에 따른 가변길이부호 디코딩 시스템의 디코딩 방법은, 픽쳐 그룹으로부터 프레임을 추출하는 단계, 추출된 프레임을 디코딩하는데 필요한 테이블 정보를 에스램에 로딩하는 단계, 및 상기 로딩된 테이블 정보를 이용하여 상기 추출된 프레임을 디코딩하는 단계를 포함한다.
프레임,가변길이부호,에스램-
公开(公告)号：KR100950463B1
公开(公告)日：2010-03-31
申请号：KR1020080065069
申请日：2008-07-04
Applicant: 한국전자통신연구원 , (주)하이비젼시스템
Abstract: 모터에 의해서 움직이는 카메라로부터 입력된 영상 신호에 응답해서 영상 추적을 수행하는 영상 추적 칩 개발 장치는, 상기 카메라로부터의 상기 영상 신호를 입력받아 움직임 영상을 검출하고, 검출된 움직임 영상의 좌표 정보를 출력하는 프로세서 모듈과, 상기 프로세서 모듈로부터 출력되는 좌표 정보에 응답해서 상기 모터를 구동하는 컨트롤러, 그리고 상기 카메라로부터 출력되는 영상 신호 및 상기 프로세서 모듈로부터의 상기 좌표 정보를 디스플레이하는 퍼스널 컴퓨터를 포함한다.
NTSC/PAL 카메라, 영상 추적, SoC, FPGA-
Patent Agency Ranking
公开(公告)号：KR100907254B1
公开(公告)日：2009-07-10
申请号：KR1020070087345
申请日：2007-08-30
Applicant: 한국전자통신연구원 , 한양대학교 산학협력단
Abstract: 본 발명에 따른 IEEE 1149.1 규격의 TAP 제어기로부터 생성되는 래퍼 제어 신호(WSC)에 따라 테스트되는 시스템-온-칩은, 하나 이상의 코어 구동 클록을 제공하는 코어 클록 생성 회로; 상기 래퍼 제어 신호(WSC)와 상기 코어 구동 클록에 응답하여 테스트 동작을 수행하기 위한 입력 경계 레지스터, 출력 경계 레지스터 및 스캔 체인을 갖는 IEEE 1500 규격의 하나 이상의 IP 코어를 포함하되, 내부 지연고장 테스트 동작시, 상기 IP 코어는 상기 래퍼 제어 신호(WSC)와 상기 코어 구동 클록에 응답하여 입력 경계 레지스터와 상기 스캔 체인과 출력 경계 레지스터들이 직렬로 연결되도록 제어하고, 상기 스캔 체인으로는 클록 게이팅 방식으로 생성된 앳-스피드 테스트 클록을 제공하는 래퍼 제어 블록을 포함한다.
상술한 구성을 통하여 본 발명의 시스템 온 칩은 IEEE 1149.1 TAP 제어기를 통해서 각 IP 코어들의 내부 지연고장 테스트를 효율적으로 수행할 수 있어 저비용 및 고효율의 시스템 온 칩을 구현할 수 있다.
IEEE 1149.1, TAP 제어기, IEEE P1500, 내부 지연 고장 테스트, At-speed test-
公开(公告)号：KR1020090056790A
公开(公告)日：2009-06-03
申请号：KR1020080066007
申请日：2008-07-08
Applicant: 한국전자통신연구원 , 주식회사 씬멀티미디어
CPC classification number: H04N19/13 , H04N19/174 , H04N19/176 , H04N19/423
Abstract: A system for decoding a VLC(Variable Length Code) and a decoding method thereof are provided to reduce gate count and reduce power consumption by uploading and using only the table information needed for a received frame. A CPU(100) receives a group picture and extracts a plurality of frames from the received group picture. A VLC decoder(200) decodes the frames received from the CPU. The VLC decoder stores table information, which is loaded from the CPU and is needed for decoding the frame, to an SRAM(210). The CPU included a picture layer(110) and a table manager(120). The picture layer decodes the group picture into a plurality of frames. The table manager receives the frame to be decoded and loads the table information to the SRAM.
Abstract translation: 提供用于对VLC（可变长度码）进行解码的系统及其解码方法，以通过仅上载和仅使用所接收的帧所需的表信息来减少门数并降低功耗。 CPU（100）接收组图像并从接收到的组图像中提取多个帧。 VLC解码器（200）解码从CPU接收的帧。 VLC解码器存储从CPU加载并且用于将帧解码所需的表信息到SRAM（210）。 CPU包括图像层（110）和表管理器（120）。 图像层将组图像解码为多个帧。 表管理器接收要解码的帧，并将表信息加载到SRAM。
-
公开(公告)号：KR1020090053672A
公开(公告)日：2009-05-27
申请号：KR1020080066001
申请日：2008-07-08
Applicant: 한국전자통신연구원 , 주식회사 씬멀티미디어
IPC: H04N19/51 , H04N19/105
CPC classification number: H04N19/51 , H04N19/105 , H04N19/176
Abstract: 본 발명에 따른 움직임 보상기의 움직임 보상 방법은, 참조 프레임 정보를 입력받는 단계, 상기 참조 프레임 정보의 코덱에 따라 사용될 저장소의 크기 패턴을 결정하는 단계, 및 상기 결정된 저장소의 크기 패턴에 따라 상기 참조 프레임 정보에 대한 움직임 보상을 수행하는 단계를 포함한다.
H.264, 통합코덱, 저장소-
公开(公告)号：KR1020090053670A
公开(公告)日：2009-05-27
申请号：KR1020080065069
申请日：2008-07-04
Applicant: 한국전자통신연구원 , (주)하이비젼시스템
CPC classification number: H04N5/232 , G06F17/5054 , H03M1/12 , H04N7/18 , H04N11/16
Abstract: 모터에 의해서 움직이는 카메라로부터 입력된 영상 신호에 응답해서 영상 추적을 수행하는 영상 추적 칩 개발 장치는, 상기 카메라로부터의 상기 영상 신호를 입력받아 움직임 영상을 검출하고, 검출된 움직임 영상의 좌표 정보를 출력하는 프로세서 모듈과, 상기 프로세서 모듈로부터 출력되는 좌표 정보에 응답해서 상기 모터를 구동하는 컨트롤러, 그리고 상기 카메라로부터 출력되는 영상 신호 및 상기 프로세서 모듈로부터의 상기 좌표 정보를 디스플레이하는 퍼스널 컴퓨터를 포함한다.
NTSC/PAL 카메라, 영상 추적, SoC, FPGA-
公开(公告)号：KR1020090022209A
公开(公告)日：2009-03-04
申请号：KR1020070087345
申请日：2007-08-30
Applicant: 한국전자통신연구원 , 한양대학교 산학협력단
Abstract: A system-on-chip having IEEE 1500 wrapper and an internal delay test method thereof are provided to reduce the number of test pins by using a TAP controller. An IEEE 1500 wrapped core(230) comprises a core(2390) having a scan-chain(2391). The IEEE 1500 wrapper(2310~2380) provides an interface between a TAP controller and the core. A wrapper instruction register(2310) determines the action mode corresponding to the wrapper control signal(WSC) set. A wrapper bypass register(2320) is selectively operated by the wrapper instruction register. A WSC-WBC decoder(2330) converts the wrapper control signal into the test control signal for performing the test operation according to the invention. A multiplexer controller(2340) produces control signals controlling input-output wrapper border cells. A boundary test clock generator(2350) produces the input-output clock of wrapper border cells. A scan test clock generator(2360) produces the core scan-chain test clock(STCLK).
Abstract translation: 提供具有IEEE1500封装和其内部延迟测试方法的片上系统，以通过使用TAP控制器来减少测试引脚的数量。 IEEE 1500包裹的核心（230）包括具有扫描链（2391）的核心（2390）。 IEEE 1500封装（2310〜2380）提供TAP控制器和核心之间的接口。 包装器指令寄存器（2310）确定对应于包装器控制信号（WSC）集合的动作模式。 包装旁路寄存器（2320）由包装指令寄存器选择性地操作。 WSC-WBC解码器（2330）将包装器控制信号转换成用于执行根据本发明的测试操作的测试控制信号。 多路复用器控制器（2340）产生控制输入 - 输出包装边界单元的控制信号。 边界测试时钟发生器（2350）产生封装边界单元的输入 - 输出时钟。 扫描测试时钟发生器（2360）产生核心扫描链测试时钟（STCLK）。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.025 seconds)
