-
公开(公告)号：KR101327551B1
公开(公告)日：2013-11-11
申请号：KR1020100032294
申请日：2010-04-08
Applicant: 한국전자통신연구원 , 한양대학교 산학협력단
Abstract: 본 발명에 따른 저잡음 증폭기는, 입력 신호의 AC 성분이 제공되는 입력 노드의 신호를 증폭하여 증폭 노드로 전달하는 공통 게이트 증폭 회로, 및 상기 증폭 노드의 신호를 증폭하여 출력 노드로 전달하고, 부궤환을 형성하기 위하여 상기 증폭 노드와 상기 출력 노드 사이에 직렬 연결된 피드백 캐패시터와 피드백 인덕터를 갖는 부궤환 증폭 회로를 포함한다. 본 발명에 따른 저잡음 증폭기는 저항 성분이 제거된 부궤환을 구현함으로써, 대역폭을 확장하면서도 잡음 및 발열을 줄일 수 있다.
-
公开(公告)号：KR1020080056079A
公开(公告)日：2008-06-20
申请号：KR1020070071751
申请日：2007-07-18
Applicant: 한국전자통신연구원 , 한양대학교 산학협력단
IPC: G11C29/00
CPC classification number: G11C29/14 , G11C29/1201 , G11C29/50 , G11C2029/5006
Abstract: A semiconductor memory device for testing capacitive crosstalk defects between unit cells and a test method therein are provided to perform the test by detecting an AC current between the unit cells directly, by applying stress to a bit line in the semiconductor memory device. A plurality of unit cells(C0,C1) store data. A bit line test driving part(200) detects crosstalk between the plurality of unit cells by inputting a different test signal to a pair of bit lines connected to the plurality of unit cells in a test mode. The unit cell includes a latch for storing data, a first switch and a second switch. The first switch transmits the data stored in the latch to one of the pair of bit lines. The second switch transmits inverted value of the data to the other of the pair of bit lines.
Abstract translation: 提供了一种用于测试单元电池之间的电容串扰缺陷的半导体存储器件及其测试方法，用于通过对半导体存储器件中的位线施加应力来直接检测单元电池之间的AC电流来执行测试。 多个单位单元（C0，C1）存储数据。 位线测试驱动部分（200）通过在测试模式中向连接到多个单位单元的一对位线输入不同的测试信号来检测多个单元单元之间的串扰。 单位单元包括用于存储数据的锁存器，第一开关和第二开关。 第一开关将存储在锁存器中的数据发送到该对位线之一。 第二开关将数据的反相值发送到该对位线中的另一个。
-
公开(公告)号：KR101360000B1
公开(公告)日：2014-02-11
申请号：KR1020100031831
申请日：2010-04-07
Applicant: 한국전자통신연구원 , 한양대학교 산학협력단
Abstract: 본 발명의 터치스크린은, 복수의 구동 라인들과 복수의 센싱 라인들이 교차하여 배선된 터치 패널, 상기 구동 라인들을 순차적으로 활성화하는 구동부; 활성화된 구동 라인에 대응되는 센싱라인에 형성된 센싱 커패시턴스를 측정하는 입력부, 상기 측정된 센싱 커패시턴스를 직렬화하여 출력하는 멀티플렉서, 초기 센싱 커패시턴스를 오프셋으로 반영하여 상기 멀티플렉서로부터 출력된 상기 센싱 커패시턴스를 샘플링하고 상기 샘플링 결과를 디지털 변환하는 아날로그-디지털 컨버터, 그리고 상기 디지털 변환 결과에 응답해서 터치 이벤트를 판별하는 호스트 프로세서를 포함할 수 있다.
-
公开(公告)号：KR101043668B1
公开(公告)日：2011-06-24
申请号：KR1020090018429
申请日：2009-03-04
Applicant: 한국전자통신연구원 , 한양대학교 산학협력단
Abstract: 본 발명은 능동 인덕터에 관한 것으로, 더욱 상세하게는 접지 능동 인덕터에 관한 것이다.
본 발명에 따른 능동 인덕터는, 전원(VDD)에 일단이 연결된 전류원과, 전류원의 타단에 드레인이 연결되고 접지에 소스가 연결된 제 1 MOSFET와, 전원에 드레인이 연결되고 전류원의 타단에 게이트가 연결되고 제 1 MOSFET의 게이트에 소스가 연결된 제 2 MOSFET와, 제 1 MOSFET의 게이트에 일단이 연결되고 접지에 타단이 연결된 저항과, 전류원의 타단에 일단이 연결되고 접지에 타단이 연결된 버랙터(varactor)를 포함한다.
능동 인덕터(active inductor), 버랙터(varactor), RFIC(Radio Frequency integrated Circuits)-
公开(公告)号：KR1020110052423A
公开(公告)日：2011-05-18
申请号：KR1020100031831
申请日：2010-04-07
Applicant: 한국전자통신연구원 , 한양대학교 산학협력단
CPC classification number: G06F3/044 , G06F3/0354 , G06F3/0416
Abstract: PURPOSE: A touch screen and a compensation method for sensing capacitance variation and offset variation of the same are provided to increase the touch response speed by compensating for capacitance variation and offset variation. CONSTITUTION: A touch screen comprises: a touch panel where a plurality of driving lines and a plurality of sensing lines intersect and are wired; a driving unit for activating the driving lines sequentially; an input unit(20) for measuring a sensing capacitance formed in a sensing line corresponding to an activated driving line; a multiplexer(30) for serializing and outputting the measured sensing capacitance; an analog-to-digital converter(40) for sampling the sensing capacitance outputted from the multiplexer by reflecting an initial sensing capacitance as an offset and performing analog-to-digital conversion for the sampling result; and a host processor(60) for determining a touch event in response to the analog-to-digital conversion result.
Abstract translation: 目的：提供用于感测电容变化和偏移变化的触摸屏和补偿方法，以通过补偿电容变化和偏移变化来增加触摸响应速度。 构成：触摸屏包括：触摸面板，其中多条驱动线和多条感测线相交并布线; 顺序地驱动行驶线的驱动单元; 输入单元（20），用于测量与激活的驱动线相对应的感测线中形成的感测电容; 用于串行化并输出所测量的感测电容的多路复用器（30）; 模拟数字转换器（40），用于通过将初始感测电容反映为偏移并对采样结果执行模数转换，对从多路复用器输出的感测电容进行采样; 以及用于响应于所述模数转换结果来确定触摸事件的主机处理器（60）。
-
Patent Agency Ranking
公开(公告)号：KR1020110051124A
公开(公告)日：2011-05-17
申请号：KR1020100032294
申请日：2010-04-08
Applicant: 한국전자통신연구원 , 한양대학교 산학협력단
CPC classification number: H03F1/26 , H03F1/223 , H03F1/347 , H03F3/193 , H03F2200/294 , H03F2200/36 , H03F2200/411
Abstract: PURPOSE: A low noise amplifier is provided to reduce a noise and generation of heat in a state of expanding a bandwidth by forming a negative feedback which a resistance element is removed. CONSTITUTION: A common gate amplifier circuit(120) amplifies a signal of a first node(N1). The command gate amplifier circuit transmits the amplified signal to a second node(N2). The first node receives an AC(Alternating Current) element of an input signal. The common gate amplifier circuit includes an input capacitor(Cin), a bias inductor(Lb), and a first transistor(TR1). A negative feedback amplifier(140) amplifies a signal of a second node. The negative feedback amplifier circuit transmits the amplified signal to a third node(N3). The negative feedback amplifier circuit forms a second node and a third node.
Abstract translation: 目的：提供一种低噪声放大器，通过形成消除电阻元件的负反馈，在带宽扩大的状态下降低噪音和产生热量。 构成：公共栅极放大器电路（120）放大第一节点（N1）的信号。 命令门放大器电路将放大的信号发送到第二节点（N2）。 第一节点接收输入信号的AC（交流）元件。 公共栅极放大器电路包括输入电容器（Cin），偏置电感器（Lb）和第一晶体管（TR1）。 负反馈放大器（140）放大第二节点的信号。 负反馈放大器电路将放大的信号发送到第三节点（N3）。 负反馈放大器电路形成第二节点和第三节点。
-
公开(公告)号：KR1020110015937A
公开(公告)日：2011-02-17
申请号：KR1020090073394
申请日：2009-08-10
Applicant: 한국전자통신연구원 , 한양대학교 산학협력단
IPC: H02M3/07
Abstract: PURPOSE: A charge pump is provided to adjust a voltage in various voltage rates regardless of the limitation related to the capacitance of capacitors and the number of capacitors. CONSTITUTION: A first switch is turned on or turned off according to a first charging voltage. A second switch is turned on or turned off according to a second charging voltage applied to a gate. A first routing switch provides the output voltage routing of the sum of the first charging voltage and a voltage charged in a second capacitor in case the first switch is turned off. A second routing switch provides the output voltage routing of the sum of the first charging voltage and a voltage charged in a first capacitor in case of the second switch is turned off. A first level shifter(230) and a second level shifter(235) correct voltage loss of the first routing switch and the second routing switch.
Abstract translation: 目的：提供电荷泵来调节各种电压速率的电压，而不管与电容器的电容和电容器数量有关的限制。 构成：第一个开关根据第一个充电电压开启或关闭。 根据施加到门的第二充电电压，第二开关导通或关断。 在第一开关断开的情况下，第一路由开关提供第一充电电压和充电在第二电容器中的电压之和的输出电压路由。 在第二开关断开的情况下，第二路由选择开关提供第一充电电压和第一电容器充电的电压之和的输出电压路由。 第一电平移位器（230）和第二电平移位器（235）校正第一路由交换机和第二路由交换机的电压损耗。
-
公开(公告)号：KR1020100099873A
公开(公告)日：2010-09-15
申请号：KR1020090018429
申请日：2009-03-04
Applicant: 한국전자통신연구원 , 한양대학교 산학협력단
Abstract: PURPOSE: An active inductor is provided to vary the Q-factor, inductance, magnetic-resonance frequency of inputted impedance by maintaining the total consumption amount of a current while voltages in both ends of a varactor are varied. CONSTITUTION: Current source(I1) is connected between a VDD and a V2 node. The current source is composed of a p-metal oxide semiconductor field effect transistor(MOSFET). The amount of a current is controlled by a voltage applied to the gate of the p-MOSFET. A first n-MOSFET(M1) includes a drain connected with the V2 node, a source connected with a ground, and a gate connected with a V1 node. A second n-MOSFET(M2) includes a drain connected with the VDD, a source connected with the V1 node, and a gate connected with one end of a first resistance(R1). The first resistance is connected between the V2 node and the second n-MOSFET. A second resistance(R2) is connected between the V1 node and the ground. A varactor(Cvar1) is connected between the V2 node and the ground.
Abstract translation: 目的：提供有源电感器，通过在变容二极管两端的电压变化的同时保持电流的总消耗量来改变输入阻抗的Q因子，电感，磁共振频率。 构成：电流源（I1）连接在VDD和V2节点之间。 电流源由p金属氧化物半导体场效应晶体管（MOSFET）组成。 电流的量由施加到p-MOSFET的栅极的电压控制。 第一n-MOSFET（M1）包括与V2节点连接的漏极，与地连接的源极和与V1节点连接的栅极。 第二n-MOSFET（M2）包括与VDD连接的漏极，与V1节点连接的源极和与第一电阻（R1）的一端连接的栅极。 第一个电阻连接在V2节点和第二个n-MOSFET之间。 第二个电阻（R2）连接在V1节点和地之间。 变容二极管（Cvar1）连接在V2节点和地之间。
-
公开(公告)号：KR100885684B1
公开(公告)日：2009-02-26
申请号：KR1020070071751
申请日：2007-07-18
Applicant: 한국전자통신연구원 , 한양대학교 산학협력단
IPC: G11C29/00
Abstract: 본 발명은 반도체 메모리 장치 내 비트 라인에 스트레스를 주어 단위셀 간 흐를 수 있는 교류 전류를 직접 검출하여 테스트하는 반도체 회로 및 그 테스트 방법을 제공한다. 이를 위해 본 발명에 따른 반도체 메모리 장치는 데이터를 저장하기 위한 복수의 단위셀 및 테스트 모드시 복수의 단위셀에 연결된 비트 라인 쌍에 서로 다른 테스트 신호를 입력하고 노멀 모드시 데이터를 전달하기 위한 비트 라인 테스트 구동부를 포함한다. 따라서, 본 발명은 고가의 테스트장비나 긴 시간을 들이지 않고 간단한 회로를 추가하여 메모리 셀에서 발생하는 위와 같은 문제점들을 검출하고 문제가 있는 단위셀을 수리하거나 사용하지 않음으로써 추가적인 전력소비의 원인을 제거하여 반도체 메모리 장치의 동작에서 신뢰성을 높일 수 있다.
메모리, 커플링 캐패시턴스, 연결고장, 테스트, 비트라인, 스트레스 -
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.025 seconds)
