公开(公告)号：KR100268065B1

公开(公告)日：2000-10-16

申请号：KR1019980007489

申请日：1998-03-06

Applicant: 한민구

Inventor： 김두영 ,  변대석 ,  한민구 ,  최연익

IPC: H01L27/06

Abstract: PURPOSE: A horizontal-type SOI bipolar mode FET having a trench gate and a method for making the same are provided to achieve an enhanced electric characteristic, reduce a change of an element characteristic as well as an influence of a buried oxide layer. CONSTITUTION: A first conductive source area(40) is separated from a first conductive drain area(41), and they have a predetermined depth. A second conductive gate area is near to one area between the source and drain areas(40,41), insulates a gate plug deeper than the areas, and is contacted with a lower part of the trench. If the first conductive area is made of N-type impurity ion, the second conductive area is made of P-type ion. The gate plug is nearer to the source area, and is made of a polysilicon.

Abstract translation: 目的：提供具有沟槽栅的水平型SOI双极型FET及其制造方法，以实现增强的电特性，减少元件特性的变化以及掩埋氧化物层的影响。 构成：第一导电源区域（40）与第一导电漏极区域（41）分离，并且它们具有预定的深度。 第二导电栅极区域靠近源极和漏极区域（40,41）之间的一个区域，使栅极插塞比该区域更深，并且与沟槽的下部部分接触。 如果第一导电区域由N型杂质离子制成，则第二导电区域由P型离子制成。 门塞更靠近源区，由多晶硅制成。

公开(公告)号：KR1019990079026A

公开(公告)日：1999-11-05

申请号：KR1019980007489

申请日：1998-03-06

Applicant: 한민구

Inventor： 김두영 ,  변대석 ,  한민구 ,  최연익

IPC: H01L27/06

Abstract: 트렌치 게이트를 갖는 수평형 SOI 바이폴라 모드 전계효과 트랜지스터가 개시되어 있다. 그러한 트랜지스터의 구조는, 에스오아이 층의 표면에서 서로 이격되고 일정깊이로 각기 형성된 제1도전형의 소오스 및 드레인영역과; 상기 소오스 및 드레인영역사이에서 상기 영역들중의 어느 하나의 영역에 더 가까이 위치되어 상기 영역들보다 더 깊이 형성된 게이트 플러그를 상기 영역들과는 절연되게 수용하기 위한 트렌치의 하부근방에 접촉형성된 제2도전형의 게이트 영역을 가짐에 의해 전류이득률과 순방향 전압 저지능력이 개선된다.

公开(公告)号：KR1019990080179A

公开(公告)日：1999-11-05

申请号：KR1019980013244

申请日：1998-04-14

Applicant: 한민구

Inventor： 변대석 ,  이병훈 ,  최연익 ,  한민구

IPC: H01L29/74

Abstract: 에미터 스위치드 사이리스터의 개선된 구조는, 종래의 에미터 스위치드 사이리스터가 갖는 스냅-백 현상을 최소로 억압하기 위하여, p
- 베이스 확산영역이 세그먼트 구조로 설계되고 각각의 세그먼트 p
- 베이스 확산 영역의 측방향 확산 영역이 서로 연결된다. 그 결과 p
- 베이스의 수평 경로상의 저항이 증가되어 래칭 전류가 종래의 구조에 비해 약 20배 정도로 감소된다.

公开(公告)号：KR1020000019245A

公开(公告)日：2000-04-06

申请号：KR1019980037231

申请日：1998-09-09

Applicant: 한민구

Inventor： 한민구 ,  최연익 ,  이병훈 ,  전정훈 ,  변대석 ,  김두영

IPC: H01L29/768

Abstract: PURPOSE: An IGBT(Insulated Gate Bipolar Transistor) is provided which can perform a rapid turn-off operation while on-state voltage drop is small. CONSTITUTION: An IGBT comprises: a cathode electrode formed on the surface of one upper portion of a second conductivity well in a first conductive substrate and on the surface of one upper portion of a first conductive well surrounded by the second conductive well; a gate electrode formed by inserting an insulation layer into the other upper portions of the first conductive well and the second conductive well; and a common anode electrode commonly connected to a second conductive anode region surrounded by a buffer region having a first conductive well form separated by a drift region from the second conductive well in the substrate, and a first conductive anode region surrounded by a second conductive well separately adjacent to the buffer region so that carriers in the drift region can be rapidly drawn out during the turn-off operation.

Abstract translation: 目的：提供IGBT（绝缘栅双极晶体管），可在导通状态电压降小的情况下执行快速关断操作。 构成：IGBT包括：阴极，形成在第一导电衬底中的第二导电阱的一个上部的表面上，并且由第二导电阱包围的第一导电阱的一个上部的表面上; 通过将绝缘层插入所述第一导电孔和所述第二导电阱的另一个上部而形成的栅电极; 以及公共阳极电极，其共同连接到第二导电阳极区域，所述第二导电阳极区域被具有由位于衬底中的第二导电阱的漂移区隔开的第一导电阱形式的缓冲区包围，以及由第二导电阱包围的第一导电阳极区域 分开地邻近缓冲区域，使得漂移区域中的载流子能够在关断操作期间被快速地拉出。

公开(公告)号：KR1019980026789A

公开(公告)日：1998-07-15

申请号：KR1019960045354

申请日：1996-10-11

Applicant: 한민구 ,  변대석 ,  최연익

Inventor： 한민구 ,  최연익 ,  변대석

IPC: H01L29/861

Abstract: 본 발명은 반도체 메모리 장치에 사용되는 전력용 다이오우드에 괸한 것으로, 특히 시드홀을 이용한 전력용 다이오우드에 관한 것이며, 본 발명의 목적은 신뢰성이 향상된 전력용 다이오우드 및 그 제조방법을 제공함에 있다. 이러한 목적을 달성하기 위한 기술적 사상에 따르면, 전력용 다이오우드에 있어서: 제1도전형의 반도체 기판상에 소정의 개구부를 가지고 형성되는 절연층과, 상기 개구부와 상기 절연층 상부의 일부영역상에 형성되는 제1도전형의 실리콘층과, 상기 실리콘층의 양측면에 형성되는 스페이서와, 상기 실리콘층내의 상부에 형성되는 제2도전형의 불순물층과, 상기 스페이서 및 불순물층의 상부에 형성되는 아노드 메탈층과, 상기 반도체 기판의 하부에 형성되는 캐소드 메탈층을 구비함을 특징으로 한다.

公开(公告)号：KR100275205B1

公开(公告)日：2001-01-15

申请号：KR1019980013244

申请日：1998-04-14

Applicant: 한민구

Inventor： 변대석 ,  이병훈 ,  최연익 ,  한민구

IPC: H01L29/74

Abstract: PURPOSE: An improved structure of an emitter switched thyristor and a fabricating method thereof are provided to reduce the amount of latching current by restricting an operating region of a transistor. CONSTITUTION: A buffer layer(2) of the second conductive type is formed on a substrate(1) of the first conductive type. A base region(3) of the second conductive type is formed on the buffer layer(2) of the second conductive type. A cathode region(4) of the first conductive type is formed partially on the base region(3) of the second conductive type. Channel regions(CH1,CH2) are located on a base diffusion region(5) of the first conductive type. The base diffusion region(5) of the first conductive type is formed between a side diffusion portion of the cathode region(4) and an upper surface of the base region(3). A floating emitter(6,12) is formed within each segment well(5-1,5-2,5-3) of the base diffusion region(5). The floating emitter(6,12) is formed with a pocket well(6-1,6-2,6-3) and a conductive layer(12). A source region(71) of the second conductive type is formed on an intersection portion between the cathode region(4) and the base diffusion region(5-4). The first and the second MOS gates(9,8) are formed on the channel regions(CH1,CH2).

Abstract translation: 目的：提供一种发射极开关晶闸管的改进结构及其制造方法，以通过限制晶体管的工作区来减少锁存电流的量。 构成：在第一导电类型的衬底（1）上形成第二导电类型的缓冲层（2）。 第二导电类型的基极区域（3）形成在第二导电类型的缓冲层（2）上。 第一导电类型的阴极区域（4）部分地形成在第二导电类型的基极区域（3）上。 通道区域（CH1，CH2）位于第一导电类型的基极扩散区域（5）上。 第一导电类型的基极扩散区域（5）形成在阴极区域（4）的侧向扩散部分和基极区域（3）的上表面之间。 在基极扩散区（5）的每个段阱（5-1,5-2,5-3）内形成浮置发射极（6,12）。 浮动发射器（6,12）形成有口袋（6-1,6-2,6-3）和导电层（12）。 第二导电类型的源极区域（71）形成在阴极区域（4）和基底扩散区域（5-4）之间的交叉部分上。 第一和第二MOS栅极（9,8）形成在沟道区域（CH1，CH2）上。

公开(公告)号：KR100275208B1

公开(公告)日：2000-12-15

申请号：KR1019980037231

申请日：1998-09-09

Applicant: 한민구

Inventor： 한민구 ,  최연익 ,  이병훈 ,  전정훈 ,  변대석 ,  김두영

IPC: H01L29/768

Abstract: 본 발명은 절연게이트 바이폴라 트랜지스터에 관한 것이다. 본 발명에 따르면, n버퍼 영역에 둘러싸여진 p
+ 애노드 영역과 p웰 영역에 둘러싸여진 n
+ 애노드 영역에 공통으로 접속되는 애노드 전극을 구비하여 턴-오프시 드리프트 영역에 존재하는 전자들을 보다 신속하게 유출시킴으로써, 소자의 스위칭 속도를 빨라지게 한다.

公开(公告)号：KR100222434B1

公开(公告)日：1999-10-01

申请号：KR1019960045354

申请日：1996-10-11

Applicant: 한민구 ,  변대석 ,  최연익

Inventor： 한민구 ,  최연익 ,  변대석

IPC: H01L29/861

Abstract: 본 발명은, 상부의 단차를 감소하기 위한 소자분리영역으로서 사용되어지기 위해 이방성 식각측면을 가진채 제1도전형의 반도체 기판상에 시드 홀의 크기에 상응하는 개구부를 가지고 형성되는 절연층과, 상기 개구부의 상부와 상기 절연층 상부의 일부영역상에 에피텍셜 수평 성장법으로써 형성되는 제1도전형의 실리콘층과, 상기 절연층의 일부 상부에서 상기 절연층과 일체로 수직연장되며 상기 다이오우드의 접합영역의 폭을 한정하기 위해 상기 실리콘층의 양측면에 형성된 스페이서와, 상기 실리콘층과 상기 접합영역을 이루기 위해 상기 실리콘층내의 대체로 상부에 이온주입법으로 형성되는 제2도전형의 불순물층과, 상기 스페이서 및 불순물층의 상부에 형성되는 아노드 메탈층과, 상기 반도체 기판의 하부에 형성되는 캐소드 메탈층을 구비� ��는 전력용 다이오우드를 개시한다.