公开(公告)号：WO1984004009A1

公开(公告)日：1984-10-11

申请号：PCT/US1984000401

申请日：1984-03-14

Applicant: ADVANCED MICRO DEVICES, INC.

Inventor： ADVANCED MICRO DEVICES, INC. ,  CONSTANTINESCU, Ion

IPC: H03K19/092

CPC classification number: H03K19/01812

Abstract: A new and improved translation circuit (10) that accepts TTL signals and converts them to ECL levels while performing an AND/NAND function is provided, comprising at least two emitter-coupled transistor pairs (Q1-Q2 and Q3-Q4), each coupled to an input terminal (12 and 14) for receiving corresponding TTL signals and coupled to one another for performing the AND operation. Each emitter-coupled pair (Q1-Q2 and Q3-Q4) is also coupled to a bias drive (30) for providing reference voltages that designate which one of each of the transistor pairs (Q1-Q2 and Q3-Q4) conducts, depending upon the state of the TTL signal received.

公开(公告)号：EP0137844B1

公开(公告)日：1989-11-08

申请号：EP84901515.1

申请日：1984-03-14

Applicant: ADVANCED MICRO DEVICES, INC.

Inventor： CONSTANTINESCU, Ion

IPC: H03K19/092 ,  H03K19/20 ,  H03F3/45

CPC classification number: H03K19/01812

Abstract: A new and improved translation circuit (10) that accepts TTL signals and converts them to ECL levels while performing an AND/NAND function is provided, comprising at least two emitter-coupled transistor pairs (Q1-Q2 and Q3-Q4), each coupled to an input terminal (12 and 14) for receiving corresponding TTL signals and coupled to one another for performing the AND operation. Each emitter-coupled pair (Q1-Q2 and Q3-Q4) is also coupled to a bias drive (30) for providing reference voltages that designate which one of each of the transistor pairs (Q1-Q2 and Q3-Q4) conducts, depending upon the state of the TTL signal received.

公开(公告)号：EP0137844A1

公开(公告)日：1985-04-24

申请号：EP84901515.0

申请日：1984-03-14

Applicant: ADVANCED MICRO DEVICES, INC.

Inventor： CONSTANTINESCU, Ion

IPC: H03K19

CPC classification number: H03K19/01812

Abstract: Un nouveau circuit de translation amélioré (10) accepte des signaux TTL et les convertit en niveaux ECL tout en assurant une fonction ET/NON-ET. Ce circuit comprend au moins deux paires de transistors couplés par l'émetteur (Q1-Q2 et Q3-Q4), chacun d'eux étant couplé à une borne d'entrée (12 et 14) pour recevoir des signaux correspondants TTL et étant couplés l'un à l'autre pour effectuer l'opération ET. Chaque paire couplée par l'émetteur (Q1-Q2 et Q3-Q4) est également couplée à un circuit d'attaque de polarisation (30) pour produire des tensions de référence qui désignent quelle est la paire parmi les deux paires de transistors (Q1-Q2 et Q3-Q4) qui est conductrice, d'après l'état du signal TTL reçu.