公开(公告)号：WO1986002792A1

公开(公告)日：1986-05-09

申请号：PCT/US1984001805

申请日：1984-11-02

Applicant: ADVANCED MICRO DEVICES, INC.

Inventor： ADVANCED MICRO DEVICES, INC. ,  THOMPSON, Michael, D.

IPC: H03K19/092

CPC classification number: H03K19/01812 ,  H01L27/0207 ,  H03K19/173

Abstract: An integrated circuit device (10 in Fig. 2; 105 in Fig. 5) containing internal logic and/or memory circuitry (19; 114, 115) is provided with means to receive multiple inputs at the voltage levels of different logic families (Pi-Pi) and with means to provide multiple outputs at the voltage levels of different logic families (Pj-Pn). On-chip input translators (15, 17; 106, 108, 110, 112) receive the inputs at the level of a given logic family and translate to the level required by the internal logic and/or memory circuitry. After performance of logic and/or memory functions, on-chip output translators (16, 18; 107, 109, 111, 113) translate the otput of the internal logic and/or memory circuitry and provide external outputs at the voltage levels of different logic families. The internal logic and/or memory circuitry may be of a single logic family or may be composed of several logic families. On-chip translators may also be added between internal logic and/or memory circuitry of different families (116, 117).

Abstract translation: 包含内部逻辑和/或存储器电路（19; 114,115）的集成电路器件（图2中的10;图5中的105）被提供有用于在不同逻辑系列的电压电平 -Pi），并且具有在不同逻辑系列（Pj-Pn）的电压电平处提供多个输出的装置。 片上输入转换器（15,17; 106,108,110,112）在给定逻辑系列的电平处接收输入并转换为内部逻辑和/或存储器电路所需的电平。 在执行逻辑和/或存储器功能之后，片上输出转换器（16,18; 107,109,111,113）转换内部逻辑和/或存储器电路的输出，并以不同的电压电平提供外部输出 逻辑家庭 内部逻辑和/或存储器电路可以是单个逻辑系列，或者可以由多个逻辑系列组成。 片上翻译器也可以被添加到不同族（116,117）的内部逻辑和/或存储器电路之间。

公开(公告)号：WO1985002307A1

公开(公告)日：1985-05-23

申请号：PCT/US1984001745

申请日：1984-10-25

Applicant: ADVANCED MICRO DEVICES, INC.

Inventor： ADVANCED MICRO DEVICES, INC. ,  THOMPSON, Michael, D. ,  MAZUMDER, Nikhil, C.

IPC: H03K19/088

CPC classification number: H03K19/01806 ,  H03K19/00353

Abstract: An improved logic level translator circuit for translating non-TTL circuits (82) to logic signals of TTL circuits (128). The translator circuit as presented includes circuitry (52 and 72) for providing elimination of noise spiking and the resultant erroneous switching caused by simultaneous conduction of TTL circuit outputs (60) as they change states.

公开(公告)号：WO1985000468A1

公开(公告)日：1985-01-31

申请号：PCT/US1984001106

申请日：1984-07-12

Applicant: ADVANCED MICRO DEVICES, INC.

Inventor： ADVANCED MICRO DEVICES, INC. ,  THOMPSON, Michael, D.

IPC: H01L27/02

CPC classification number: H01L27/11898 ,  H01L23/525 ,  H01L2924/0002 ,  H01L2924/00

Abstract: A semiconductor die (10) including a core cell (14) for processing signals, a plurality of bonding pads (18) positioned about the core cell (14), and a plurality of undedicated interface cells (16) for either inputting the signals from the bonding pads (18) to the core cell (14) or outputting the signals from the core cell (14) to the bonding pads (18), including a plurality of input/output geometries (22) positioned about the core cell (14) in which the input/output geometries (22) and cells (20) have no metallization. By depositing metallization, the geometries (22) and cells (20) can be made into input devices or output devices.

Abstract translation: 一种半导体管芯（10），包括用于处理信号的核心单元（14），围绕核心单元（14）定位的多个接合焊盘（18），以及多个未插入接口单元（16），用于输入来自 将所述接合焊盘（18）连接到所述核心单元（14）或将所述信号从所述核心单元（14）输出到所述接合焊盘（18），所述接合焊盘包括位于所述核心单元（14）周围的多个输入/输出几何形状 ），其中输入/输出几何形状（22）和单元（20）没有金属化。 通过沉积金属化，几何形状（22）和单元（20）可以制成输入装置或输出装置。

公开(公告)号：EP0216756B1

公开(公告)日：1990-03-07

申请号：EP84904268.4

申请日：1984-11-02

Applicant: ADVANCED MICRO DEVICES, INC.

Inventor： THOMPSON, Michael, D.

IPC: H03K19/0175

CPC classification number: H03K19/01812 ,  H01L27/0207 ,  H03K19/173

Abstract: An integrated circuit device (10 in Fig. 2; 105 in Fig. 5) containing internal logic and/or memory circuitry (19; 114, 115) is provided with means to receive multiple inputs at the voltage levels of different logic families (Pi-Pi) and with means to provide multiple outputs at the voltage levels of different logic families (Pj-Pn). On-chip input translators (15, 17; 106, 108, 110, 112) receive the inputs at the level of a given logic family and translate to the level required by the internal logic and/or memory circuitry. After performance of logic and/or memory functions, on-chip output translators (16, 18; 107, 109, 111, 113) translate the otput of the internal logic and/or memory circuitry and provide external outputs at the voltage levels of different logic families. The internal logic and/or memory circuitry may be of a single logic family or may be composed of several logic families. On-chip translators may also be added between internal logic and/or memory circuitry of different families (116, 117).

公开(公告)号：EP0148927A1

公开(公告)日：1985-07-24

申请号：EP84902765.0

申请日：1984-07-12

Applicant: ADVANCED MICRO DEVICES, INC.

Inventor： THOMPSON, Michael, D.

IPC: H01L21 ,  H01L23 ,  H01L27

CPC classification number: H01L27/11898 ,  H01L23/525 ,  H01L2924/0002 ,  H01L2924/00

Abstract: Dé à semi-conducteur (10) comprenant une cellule centrale (14) pour le traitement de signaux, une pluralité de conducteurs de liaison (18) positionnés autour de la cellule centrale (14), et une pluralité de cellules d'interface non spécialisées (16) permettant soit l'introduction de signaux depuis les contacts de liaison (18) vers la cellule centrale (14) ou la sortie des signaux provenant de la cellule centrale (14) vers les contacts de liaison (18), comprenant une pluralité de géométries d'entrée/sortie (22) positionnées autour de la cellule centrale (14), ces géométries d'entrée/sortie (22) et les cellules (20) ne possédant pas de métallisation. Par dépôt d'une métallisation, les géométries (22) et les cellules (20) peuvent être transformées en dispositifs d'entrée ou en dispositifs de sortie.

公开(公告)号：EP0163663A1

公开(公告)日：1985-12-11

申请号：EP84904052.0

申请日：1984-10-25

Applicant: ADVANCED MICRO DEVICES, INC.

Inventor： THOMPSON, Michael, D. ,  MAZUMDER, Nikhil, C.

IPC: H03K19 ,  H03K17

CPC classification number: H03K19/01806 ,  H03K19/00353

Abstract: Circuit amélioré de traduction de niveau logique pour traduire des signaux logiques provenant de circuits sans logique transistor-transistor en signaux logiques de circuits de logique transistor-transistor. Ce circuit de traduction comporte un ensemble de circuits permettant l'élimination des pointes sonores et de la commutation erronée résultante provoquée par la conduction simultanée des sorties des circuits logiques transistor-transistor lors de leurs changements d'états.

公开(公告)号：EP0216756A1

公开(公告)日：1987-04-08

申请号：EP84904268.0

申请日：1984-11-02

Applicant: ADVANCED MICRO DEVICES, INC.

Inventor： THOMPSON, Michael, D.

IPC: H03K19 ,  H01L27

CPC classification number: H03K19/01812 ,  H01L27/0207 ,  H03K19/173

Abstract: Circuit intégré (10, Fig. 2; 105, Fig. 5) contenant des circuits internes logiques et/ou de mémoire (19; 114, 15) pourvu d'organes récepteurs de signaux d'entrée multiples correspondant aux niveaux de tension de différentes familles de logiques (Pi-Pi), ainsi que d'organes permettant de produire des signaux de sortie multiples correspondant aux niveaux de tension de différentes familles de logiques (Pj-Pn). Des traducteurs de signaux d'entrée sur puce (15, 17; 106, 108, 110 112) reçoivent les signaux d'entrée correspondant au niveau d'une famille de logiques donnée et les traduisent en les adaptant au niveau requis par les circuits internes logiques et/ou de mémoire. Après l'exécution des fonctions logiques et/ou de mémoire, des traducteurs de signaux de sortie sur puce (16, 18; 107, 109, 11, 113) traduisent les signaux de sortie des circuits internes logiques et/ou de mémoire et produisent des signaux de sortie correspodant aux niveaux de tension de différentes familles de logiques. Les circuits internes logiques et/ou de mémoire peuvent apartenir à une seule famille de logiques ou être composés de plusieurs familles. Il est également possible d'intercaler des traducteurs sur puce entre des circuits internes logiques et/ou de mémoire de différentes familles (116, 117).