1.
    发明专利
    未知

    公开(公告)号:DE112011100386T5

    公开(公告)日:2013-01-03

    申请号:DE112011100386

    申请日:2011-01-26

    Applicant: APPLE INC

    Abstract: Ein Datenverarbeitungssystem, welches Speicher-Energiereduzierung in einem Schlafzustand verwendet. Das System kann einen flüchtigen Speicher und mindestens ein Dateneingabeperipheriegerät und eine logische Schaltung umfassen, welche eingerichtet ist zum Verwalten des Energieverbrauchs des Datenverarbeitungssystems für ein Schlafen des Systems. Die logische Schaltung kann mit dem flüchtigen Speicher gekoppelt sein und kann eingerichtet sein zum Abschalten der Energie für den flüchtigen Speicher in Antwort auf ein Ereignis, welches während dem Schlafzustand auftritt, aber ansonsten in dem Schlafzustand zu verbleiben. Der Schlafzustand kann ein ACPI-konformer S3-Schlafzustand sein, in welchem der flüchtige Speicher, wie beispielsweise DRAM, nach einer Periode von Nutzerinaktivität während des S3-Schlafzustands ausgeschaltet wird.

    REDUCCION DE ENERGIA DE MEMORIA EN UN ESTADO INACTIVO.

    公开(公告)号:MX2012008736A

    公开(公告)日:2012-08-31

    申请号:MX2012008736

    申请日:2011-01-26

    Applicant: APPLE INC

    Abstract: Un sistema de procesamiento de datos que utiliza reducción de energía de memoria en un estado inactivo. El sistema puede incluir una memoria volátil y al menos un periférico de entrada de datos y un circuito lógico que se configura para manejar consumo de energía del sistema de procesamiento de datos durante una inactividad del sistema. El circuito lógico puede acoplarse a la memoria volátil y puede configurarse para desconectar la energía en la memoria volátil en respuesta a un evento, que se presenta durante el estado inactivo, pero permanece de otra manera en el estado inactivo. El estado inactivo puede ser un estado inactivo S3 que cumple con ACPI en el cual la memoria volátil, tal como DRAM, se apaga después de un periodo de inactividad de usuario durante el estado inactivo S3.

    Memory power reduction in a sleep state

    公开(公告)号:AU2011209591A1

    公开(公告)日:2012-08-09

    申请号:AU2011209591

    申请日:2011-01-26

    Applicant: APPLE INC

    Abstract: A data processing system that uses memory power reduction in a sleep state. The system can include a volatile memory and at least one data input peripheral and a logic circuit that is configured to manage power consumption of the data processing system for a sleep of the system. The logic circuit can be coupled to the volatile memory and can be configured to turn off power to the volatile memory in response to an event, occurring during the sleep state, but to otherwise remain in the sleep state. The sleep state can be an ACPI complaint S3 sleep state in which the volatile memory, such as DRAM, is powered off after a period of user inactivity during the S3 sleep state.

Patent Agency Ranking