Method and apparatus for dynamic power management in processor system
    1.
    发明专利
    Method and apparatus for dynamic power management in processor system 有权
    处理器系统中动态电源管理的方法与装置

    公开(公告)号:JP2008010000A

    公开(公告)日:2008-01-17

    申请号:JP2007199925

    申请日:2007-07-31

    CPC classification number: G06F1/3203

    Abstract: PROBLEM TO BE SOLVED: To provide an apparatus for dynamic power management in a processor system, in which an operating system predicts the run state of a processor and sets performance and power dissipation levels, and attains power saving. SOLUTION: A dynamic power management system includes an operating system (OS) that causes a processor to operate in one of multiple run states that have different performance and/or power dissipation levels. The OS selects the run state in response to processor information (e.g., processor load) being monitored by the OS. The OS can predict future states of the processor information based on sampled processor information. The OS can take an average of the predicted and actual samples for comparison with a threshold to select a run state. The OS can track the number of consecutive saturated samples that occur during a selected window of samples. The OS can predict future processor information samples based on the number of consecutive saturated samples. COPYRIGHT: (C)2008,JPO&INPIT

    Abstract translation: 要解决的问题:提供一种处理器系统中的动态功率管理装置,其中操作系统预测处理器的运行状态并设置性能和功耗水平,并实现节能。 解决方案:动态电源管理系统包括操作系统(OS),其使得处理器在具有不同性能和/或功耗水平的多个运行状态之一中操作。 OS响应由OS监视的处理器信息(例如,处理器负载)来选择运行状态。 OS可以基于采样的处理器信息来预测处理器信息的未来状态。 OS可以将预测和实际采样的平均值与阈值进行比较以选择运行状态。 OS可以跟踪在选定的样本窗口期间发生的连续饱和样本的数量。 OS可以基于连续饱和样本的数量预测未来的处理器信息样本。 版权所有(C)2008,JPO&INPIT

    Niedrigenergie-Prozessor zum Steuern von Betriebszuständen eines Computersystems

    公开(公告)号:DE112015004438T5

    公开(公告)日:2017-06-29

    申请号:DE112015004438

    申请日:2015-08-17

    Applicant: APPLE INC

    Abstract: Ausführungsformen eines Verfahrens, das die Anpassung von Leistungseinstellungen eines Computersystems ermöglicht, werden offenbart. Eine oder mehrere Funktionseinheiten können mehrere Monitorschaltungen einschließen, die jeweils konfiguriert sein können, um einen gegebenen Betriebsparameter einer dazugehörigen Funktionseinheit zu überwachen. Nach einem Erfassen eines Ereignisses in Zusammenhang mit einem überwachten Betriebsparameter kann eine Monitorschaltung einen Interrupt erzeugen. Als Reaktion auf den Interrupt kann ein Prozessor eine oder mehrere Leistungseinstellungen des Computersystems anpassen.

    SKALIERBARES HIERARCHISCHES LEISTUNGSABGABESYSTEM

    公开(公告)号:DE112022004078B4

    公开(公告)日:2025-02-20

    申请号:DE112022004078

    申请日:2022-08-24

    Applicant: APPLE INC

    Abstract: Einrichtung, umfassend:eine hierarchische Leistungsabgabeschaltung (100), die einschließt:eine erste Ebene (102) einer Leistungswandlerschaltlogik, die konfiguriert ist, um aus einer Eingangsspannung eine oder mehrere geregelte Versorgungsspannungen der ersten Ebene (102) zu erzeugen;eine zweite Ebene (104) einer Leistungswandlerschaltlogik, die konfiguriert ist, um aus entsprechenden der geregelten Versorgungsspannungen der ersten Ebene (102) eine oder mehrere geregelte Versorgungsspannungen der zweiten Ebene (104) zu einem Datenverarbeitungselement (110) zu erzeugen, das eine oder mehrere integrierte Schaltungen umfasst, die konfiguriert sind, um als ein einzelnes logisches Computersystem zu arbeiten, wobei das Datenverarbeitungselement (110) konfiguriert ist, um in einer Vielzahl von Leistungskonfigurationen zu arbeiten, die unterschiedliche Anzahlen von Lastschaltungen aufweisen; undwobei die hierarchische Leistungsabgabeschaltung (100) konfiguriert ist, um selektiv unterschiedliche Abschnitte der ersten und der zweiten Leistungswandlerebene (102, 104) für entsprechende der Vielzahl von Leistungskonfigurationen des Datenverarbeitungselements (110) zu aktivieren.

    SYSTEME UND VERFAHREN FÜR EINE KOHÄRENTE ENERGIEVERWALTUNG

    公开(公告)号:DE112018000372T5

    公开(公告)日:2019-09-26

    申请号:DE112018000372

    申请日:2018-02-12

    Applicant: APPLE INC

    Abstract: In einer Ausführungsform schließt ein System mehrere Energieverwaltungsmechanismen, die in verschiedenen Zeitdomänen (z. B. mit unterschiedlichen Bandbreiten) betrieben werden, und eine Steuerschaltung, die zur Koordination des Betriebs der Mechanismen konfiguriert ist, ein. Wenn ein Mechanismus dem System Energie hinzufügt, kann zum Beispiel die Steuerschaltung einen anderen Mechanismus informieren, dass die Energie kommt, sodass der andere Mechanismus eine weniger drastische Maßnahme durchführen kann, als er durchführen würde, wenn keine Energie käme. Wenn eine leichte Arbeitslast durch eine Schaltung in der Nähe der Last detektiert wird und viel Energie in dem System vorhanden ist, kann die Steuerschaltung bewirken, dass die Energieverwaltungseinheit (Power Management Unit, PMU) weniger Energie erzeugt oder sogar vorübergehend ausschaltet. Es wird eine Vielfalt von Mechanismen für die koordinierte, kohärente Verwendung von Energie beschrieben.

    Memory power reduction in a sleep state

    公开(公告)号:GB2477417A

    公开(公告)日:2011-08-03

    申请号:GB201101430

    申请日:2011-01-27

    Applicant: APPLE INC

    Abstract: A data processing system comprises a volatile memory, such as DRAM; at least one data input peripheral; and a logic circuit that is configured to manage power consumption of the data processing system during a sleep state of the system. The logic circuit is coupled to the volatile memory, and is configured to turn off power to the volatile memory in response to an event occurring during the sleep state, but to have the rest of the system remain in the sleep state. This reduces power consumption. The sleep state may be an ACPI-compliant S3 sleep state, in which the volatile memory is powered off after a period of user inactivity during the S3 state. This period may be determined by the expiration of a timer, in response to an action of the user, such as a specific key sequence or the closing of a lid, or based on a condition of the system at the time of entering the sleep state. The system may transfer the data in the volatile memory to a non-volatile memory before entering the sleep state.

    6.
    发明专利
    未知

    公开(公告)号:DE112011100386T5

    公开(公告)日:2013-01-03

    申请号:DE112011100386

    申请日:2011-01-26

    Applicant: APPLE INC

    Abstract: Ein Datenverarbeitungssystem, welches Speicher-Energiereduzierung in einem Schlafzustand verwendet. Das System kann einen flüchtigen Speicher und mindestens ein Dateneingabeperipheriegerät und eine logische Schaltung umfassen, welche eingerichtet ist zum Verwalten des Energieverbrauchs des Datenverarbeitungssystems für ein Schlafen des Systems. Die logische Schaltung kann mit dem flüchtigen Speicher gekoppelt sein und kann eingerichtet sein zum Abschalten der Energie für den flüchtigen Speicher in Antwort auf ein Ereignis, welches während dem Schlafzustand auftritt, aber ansonsten in dem Schlafzustand zu verbleiben. Der Schlafzustand kann ein ACPI-konformer S3-Schlafzustand sein, in welchem der flüchtige Speicher, wie beispielsweise DRAM, nach einer Periode von Nutzerinaktivität während des S3-Schlafzustands ausgeschaltet wird.

    Method and apparatus for dynamic power management in a processor system

    公开(公告)号:AU2004239644B2

    公开(公告)日:2007-11-01

    申请号:AU2004239644

    申请日:2004-04-21

    Applicant: APPLE INC

    Abstract: A dynamic power management system includes an operating system (OS) that causes a processor to operate in one of multiple run states that have different performance and/or power dissipation levels. The OS selects the run state in response to processor information (e.g., processor load) being monitored by the OS. The OS can predict future states of the processor information based on sampled processor information. The OS can take an average of the predicted and actual samples for comparison with a threshold to select a run state. The OS can track the number of consecutive saturated samples that occur during a selected window of samples. The OS can predict future processor information samples based on the number of consecutive saturated samples.

    FORCED IDLE OF A DATA PROCESSING SYSTEM
    8.
    发明申请
    FORCED IDLE OF A DATA PROCESSING SYSTEM 审中-公开
    数据处理系统的强制空闲

    公开(公告)号:WO2009088451A2

    公开(公告)日:2009-07-16

    申请号:PCT/US2008014036

    申请日:2008-12-23

    Abstract: Exemplary embodiments of methods and apparatuses to manage a power of a data processing system are described. One or more constraint parameters of a system are monitored. The data processing system is forced into an idle state for a first portion of a time while allowed to operate for a second portion of the time based on the one or more constraint parameters, wherein the system is forced into the idle state in response to comparing a target idle time to an actual idle time. The target idle time of the system is determined, in one embodiment, based on the one or more constraint parameters. The actual idle time of the system may be monitored to take into account interrupts which disrupt an idle time and idle times resulting from no software instructions to execute. The system may be allowed to operate based on comparisons of the target idle time and the actual idle time.

    Abstract translation: 描述了用于管理数据处理系统的功率的方法和装置的示例性实施例。 监视系统的一个或多个约束参数。 数据处理系统在一段时间内被强制进入空闲状态,同时基于一个或多个约束参数允许对时间的第二部分进行操作,其中响应于比较而将系统强制进入空闲状态 目标空闲时间到实际空闲时间。 在一个实施例中,基于一个或多个约束参数确定系统的目标空闲时间。 可以监视系统的实际空闲时间以考虑中断,其中断由空闲时间和空闲时间所导致的无软件指令执行。 可以基于目标空闲时间和实际空闲时间的比较来允许系统操作。

    A METHOD FOR ESTIMATING TEMPERATURE AT A CRITICAL POINT
    9.
    发明申请
    A METHOD FOR ESTIMATING TEMPERATURE AT A CRITICAL POINT 审中-公开
    在关键点估算温度的方法

    公开(公告)号:WO2010045124A3

    公开(公告)日:2011-01-06

    申请号:PCT/US2009060253

    申请日:2009-10-09

    CPC classification number: G06F1/26 G01K1/20 G01K7/42 G01K7/425 G01K7/427 G06F1/206

    Abstract: Methods and apparatuses are disclosed to estimate temperature at one or more critical points in a data processing system comprising modeling a steady state temperature portion of a thermal model at the one or more critical points using regression analysis; modeling the transient temperature portion of the thermal model at the one or more critical points using a filtering algorithm; and generating a thermal model at the one or more critical points by combining the steady state temperature portion of the thermal model with the transient temperature portion of the thermal model. The thermal model may then be used to estimate an instantaneous temperature at the one or more critical points or to predict a future temperature at the one or more critical points.

    Abstract translation: 公开了用于估计数据处理系统中的一个或多个关键点处的温度的方法和装置,其包括使用回归分析来建模所述一个或多个关键点处的热模型的稳态温度部分; 使用滤波算法对一个或多个临界点处的热模型的瞬态温度部分进行建模; 以及通过将热模型的稳态温度部分与热模型的瞬态温度部分组合来在一个或多个关键点处产生热模型。 然后可以使用热模型来估计一个或多个关键点处的瞬时温度或者预测一个或多个关键点处的未来温度。

    Niedrigenergie-Prozessor zum Steuern von Betriebszuständen eines Computersystems

    公开(公告)号:DE112015004438B4

    公开(公告)日:2022-06-23

    申请号:DE112015004438

    申请日:2015-08-17

    Applicant: APPLE INC

    Abstract: System (100), umfassend:eine oder mehrere Funktionseinheiten, wobei mindestens eine Funktionseinheit der einen oder mehreren Funktionseinheiten mindestens eine Monitorschaltung (107a) einschließt, wobei die mindestens eine Monitorschaltung (107a) konfiguriert ist zum:Überwachen (302) eines Betriebsparameters, der einer dazugehörigen Funktionseinheit (102) zugeordnet ist; undSenden von Daten, die den Betriebsparameter angeben; undeinen Stromverwalter-Prozessor (106), der mit einem flüchtigen Speicher gekoppelt ist, wobei der dedizierte Stromverwalter-Prozessor (106) konfiguriert ist zum:Empfangen der Daten;Anpassen (307) von einer oder mehreren Leistungseinstellungen in Abhängigkeit von den Daten; undum als Reaktion auf ein Empfangen eines durch die mindestens eine Monitorschaltung (107a) erzeugten Interrupts einen Niedrigenergiemodus zu verlassen.

Patent Agency Ranking