中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

5 records (took 0.021 seconds)

    CIRCUITO INTEGRADO CON TENSION DE ALIMENTACION INDEPENDIENTE PARA LA MEMORIA QUE ES DIFERENTE DE LA TENSION DE ALIMENTACION DEL CIRCUITO LOGICO.
    2.
    发明专利
    CIRCUITO INTEGRADO CON TENSION DE ALIMENTACION INDEPENDIENTE PARA LA MEMORIA QUE ES DIFERENTE DE LA TENSION DE ALIMENTACION DEL CIRCUITO LOGICO. 未知

    公开(公告)号：ES2370338T3

    公开(公告)日：2011-12-14

    申请号：ES06774493

    申请日：2006-06-30

    Applicant: APPLE INC

    Inventor： CAMPBELL BRIAN ,  VON KAENEL VINCENT ,  SCOTT GREGORY ,  SANTHANAM SRIBALAN ,  MURRAY DANIEL

    IPC: G11C5/14

    Abstract: Un circuito integrado (10), que comprende: por lo menos un circuito lógico (12) alimentado por una primera tensión de alimentación (VL) recibida en una primer5 a entrada al circuito integrado; y por lo menos un circuito de memoria (14) acoplado al circuito lógico y alimentado por una segunda tensión de alimentación (VM) recibida en una segunda entrada en el circuito integrado, y en el que el circuito de memoria se configura para ser leído y escrito en respuesta al circuito lógico incluso si la primera tensión de alimentación es menor que la segunda tensión de alimentación y en el que el circuito de memoria comprende por lo menos una matriz de memoria (24), en el que la matriz de memoria comprende una pluralidad de celdas de memoria (32) que son alimentadas continuamente por la segunda tensión de alimentación durante el uso, el circuito de memoria comprende un circuito de control de línea de palabra (22) alimentado por la segunda tensión de alimentación, una primera celda de memoria (32A) de la pluralidad de celdas de memoria (32A-32N) se acopla a una línea de palabra, recibiendo la línea de palabra la segunda tensión desde el circuito de control de línea de palabra (22) para activar la primera celda de memoria para el acceso, la primera celda de memoria se acopla a un par de líneas de bit, el circuito de memoria comprende adicionalmente un circuito de precarga de línea de bit (34) configurado para precargar el par de líneas de bit para prepararse para la lectura, y caracterizado porque el circuito de precarga de línea de bit es alimentado por la primera tensión de alimentación para precargar las líneas de bit a la primera tensión de alimentación.

    Circuito integrado con tensión de alimentación independiente para la memoria que es diferente de la tensión de alimentación del circuito lógico
    4.
    发明专利
    Circuito integrado con tensión de alimentación independiente para la memoria que es diferente de la tensión de alimentación del circuito lógico 未知

    公开(公告)号：ES2401678T3

    公开(公告)日：2013-04-23

    申请号：ES11167484

    申请日：2006-06-30

    Applicant: APPLE INC

    Inventor： CAMPBELL BRIAN ,  VON KAENEL VINCENT ,  SCOTT GREGORY ,  SANTHANAM SRIBALAN ,  MURRAY DANIEL

    IPC: G11C11/417 ,  G11C5/14 ,  G11C8/08

    Abstract: Un circuito integrado (10) que comprende: al menos un circuito lógico (12) alimentado por una primera tensión de alimentación; y al menos un circuito de memoria (14) acoplado al circuito lógico (12) y alimentado por una segundatensión de alimentación, y en el que el circuito de memoria (14) está configurado para ser accedido enrespuesta al circuito lógico (12) incluso en un caso en que la primera tensión de alimentación seainferior a la segunda tensión de alimentación durante su utilización, y en el que el circuito de memoria(14) comprende circuitería de desplazamiento de nivel (20) configurada para señales de desplazamientode nivel entre un primer dominio de tensión correspondiente a la primera tensión de alimentación y unsegundo dominio de tensión correspondiente a la segunda tensión de alimentación para realizar unacceso desde el circuito lógico (12) al circuito de memoria (14), en el que el circuito de memoria (14) comprende un circuito controlador de línea de palabra (22)alimentado por la segunda tensión de alimentación, en el que una primera celda de memoria (32A) deuna pluralidad de celdas de memoria en una matriz de memoria (24) en el circuito de memoria (14) estáacoplado para recibir una línea de palabra del circuito controlador de línea de palabra (22) para activarla primera celda de memoria (32A) para acceso, y en el que la circuitería de desplazamiento de nivel(20) comprende un primer circuito de desplazamiento de nivel (20a ó 20b) alimentado por la segundatensión de alimentación, caracterizado por que el primer circuito de desplazamiento de nivel (20a ó 20b) está acoplado para recibir una señal de relojde entrada (gclk) y una o más señales de habilitación (En) del circuito lógico (12) y en el que el primercircuito de desplazamiento de nivel (20a ó 20b) está configurado para desplazar en nivel la señal dereloj de entrada al segundo nivel de tensión desde el primer nivel de tensión en respuesta a las una omás señales de habilitación, y en el que el primer circuito de desplazamiento de nivel está acopladopara proporcionar una señal de reloj acondicionada desplazada en nivel (clke) al circuito controlador delínea de palabra (22), y en el que la señal de reloj acondicionada desplazada en nivel está acoplada auna puerta de un transistor Metal-Óxido-Semiconductor de tipo P (T14) en el circuito controlador de líneade palabra (22), en el que el transistor Metal-Óxido-Semiconductor de tipo P (T14) lleva a cargo precarga en el circuitocontrolador de línea de palabra (22).

Patent Agency Ranking