-
1.原子層沉積的電漿預處理表面方法 PLASMA PRE-TREATING SURFACES FOR ATOMIC LAYER DEPOSITION 审中-公开
Simplified title: 原子层沉积的等离子预处理表面方法 PLASMA PRE-TREATING SURFACES FOR ATOMIC LAYER DEPOSITION公开(公告)号:TW200634982A
公开(公告)日:2006-10-01
申请号:TW095105729
申请日:2006-02-21
Applicant: ASM美國股份有限公司 ASM AMERICA, INC.
Inventor: 庫瑪 德文卓 KUMAR, DEVENDRA , 高德 卡邁勒 凱頓 GOUNDAR, KAMAL KISHORE , 凱梅琳 南森艾爾R C KEMELING, NATHANAEL R.C. , 福田英昭 FUKUDA, HIDEAKI , 史百瑞 赫塞爾 SPREY, HESSEL , 斯托克霍夫 馬丁 STOKHOF, MAARTEN
IPC: H01L
CPC classification number: H01L21/02063 , C23C14/02 , C23C16/02 , C23C16/36 , C23C16/45525 , C23C16/45531 , H01L21/28562 , H01L21/3105 , H01L21/76807 , H01L21/7681 , H01L21/76826 , H01L21/76831 , H01L21/76843 , H01L21/76846 , H01L21/76873
Abstract: 本發明提供用於在積體電路中保形性地襯墊雙鑲嵌結構的方法與結構。指導較佳實施例以在形成於多孔材料中之開口上提供保形性襯墊。在絕緣層中形成(100)溝槽。隨後以特定電漿製程(101)充分處理層。在此電漿處理之後可發生自行限制、自行飽和原子層 積(ALD)反應(115),而不大量填充形成經改良的互連件之微孔。
Abstract in simplified Chinese: 本发明提供用于在集成电路中保形性地衬垫双镶嵌结构的方法与结构。指导较佳实施例以在形成于多孔材料中之开口上提供保形性衬垫。在绝缘层中形成(100)沟槽。随后以特定等离子制程(101)充分处理层。在此等离子处理之后可发生自行限制、自行饱和原子层 积(ALD)反应(115),而不大量填充形成经改良的互连件之微孔。