4.
    发明专利
    未知

    公开(公告)号:FR2894386B1

    公开(公告)日:2008-02-29

    申请号:FR0512358

    申请日:2005-12-06

    Abstract: The transistor comprises a source and a drain separated by a lightly doped intermediate zone. The intermediate zone forms first and second junctions respectively with the source and with the drain. The transistor comprises a first gate to generate an electric field in the intermediate zone, on the same side as the first junction, and a second gate to generate an electric field in the intermediate zone, on the same side as the second junction.

    CIRCUIT INTEGRE TRIDIMENSIONNEL DE TYPE C-MOS ET PROCEDE DE FABRICATION

    公开(公告)号:FR2896620A1

    公开(公告)日:2007-07-27

    申请号:FR0600577

    申请日:2006-01-23

    Abstract: Le circuit intégré tridimensionnel de type CMOS est formé dans un substrat hybride. Des premiers transistors (13), de type n-MOS, sont formés, à un niveau inférieur (11), dans une première couche semi-conductrice en silicium ayant une orientation (100), éventuellement contrainte en tension. Des seconds transistors (15) sont formés, à un niveau supérieur (12), dans une seconde couche semi-conductrice en germanium ayant une orientation (110), de préférence monocristallin et contraint en compression. La seconde couche semi-conductrice est transférée sur un premier bloc dans lequel les transistors n-MOS ont préalablement été formés, puis les transistors p-MOS sont formés.

    6.
    发明专利
    未知

    公开(公告)号:FR2874454B1

    公开(公告)日:2006-11-24

    申请号:FR0408989

    申请日:2004-08-19

    Abstract: The fabrication of an element of thin films, in which one film (2) of a first material carries a pattern (8) of a second material having a thickness of less than 15 nm, involves a doping stage by the implantation of a chemical species on at least a part of the film-pattern assembly in a manner to stabilise the pattern on the film. An independent claim is also included for the thin film element produced.

    7.
    发明专利
    未知

    公开(公告)号:FR2896620B1

    公开(公告)日:2008-05-30

    申请号:FR0600577

    申请日:2006-01-23

    Abstract: The circuit has N-channel metal oxide semiconductor transistors (13) formed, at lower level (11), in a semi-conductive layer made of silicon. P-channel metal oxide semiconductor transistors (15) are formed, at an upper level (12), in a semi-conductive layer made of mono-crystalline germanium, where the semi-conductive layers have constraints adapted to the fabrication of the transistors. The transistors have respective longitudinal axes which are perpendicular in order to form a covering zone in which interconnections (V1, V2) of the transistors are formed. An independent claim is also included for a method for fabricating a complementary metal oxide semiconductor (CMOS) type three-dimensional integrated circuit on a hybrid substrate.

    TRANSISTOR DE TYPE I-MOS COMPORTANT DEUX GRILLES INDEPENDANTES, ET PROCEDE D'UTILISATION D'UN TEL TRANSISTOR

    公开(公告)号:FR2894386A1

    公开(公告)日:2007-06-08

    申请号:FR0512358

    申请日:2005-12-06

    Abstract: Le dispositif comporte une première zone dopée (1) par un premier type de dopage, par exemple P, et une seconde zone dopée (2) par un second type de dopage, par exemple N. Les première et seconde zones (1 et 2) sont reliées l'une à l'autre par une zone intermédiaire (I) de faible dopage. La zone intermédiaire (I) forme des première (3) et seconde (4) jonctions respectivement avec la première zone (1) et avec la seconde zone (2). Le dispositif comporte au moins une première grille (5) pour générer un champ électrique dans la zone intermédiaire (I), du côté de la première jonction (3). De plus, le dispositif comporte au moins une seconde grille (6) pour générer un champ électrique dans la zone intermédiaire (I), du côté de la seconde jonction (4).

Patent Agency Ranking