中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

44 records (took 0.025 seconds)

    procédé de fabrication de composants micro-électroniques
    1.
    发明专利
    procédé de fabrication de composants micro-électroniques 未知

    公开(公告)号：FR3100084A1

    公开(公告)日：2021-02-26

    申请号：FR1909376

    申请日：2019-08-23

    Applicant: COMMISSARIAT ENERGIE ATOMIQUE

    Inventor： POSSEME NICOLAS ,  LE ROYER CYRILLE ,  NEMOUCHI FABRICE

    IPC: H01L21/77 ,  H01L21/302 ,  H01L21/3065 ,  H01L21/425 ,  H01L21/764

    Abstract: Procédé de fabrication de composants microélectroniques. L’invention concerne un procédé de réalisation d’un composant à base d’une pluralité de transistors sur un substrat comprenant au moins une zone active (11) et au moins une zone d’isolation électrique (12) adjacentes, chaque transistor de la pluralité de transistor comprenant une grille (21) et des espaceurs (22) de part et d’autre de la grille (21), le procédé comprenant les étapes suivantes : - une formation des grilles des transistors, - une formation des espaceurs, et - une formation d’une couche mécaniquement contraignante (15) sur les transistors, le procédé étant caractérisé en ce qu’il comprend en outre, après formation des espaceurs et avant formation de la couche mécaniquement contraignante : - au moins une étape de remplissage configurée pour combler par un matériau de remplissage des cavités (13) entre les grilles des transistors au sein de l’au moins une zone d’isolation électrique. Figure pour l’abrégé : Fig. 10

    Procédé amélioré de fabrication d’un circuit intégré comportant un transistor nMOS et un transistor pMOS
    2.
    发明专利
    Procédé amélioré de fabrication d’un circuit intégré comportant un transistor nMOS et un transistor pMOS 未知

    公开(公告)号：FR3090193A1

    公开(公告)日：2020-06-19

    申请号：FR1873216

    申请日：2018-12-18

    Applicant: COMMISSARIAT ENERGIE ATOMIQUE

    Inventor： POSSEME NICOLAS ,  LE ROYER CYRILLE ,  NEMOUCHI FABRICE ,  REBOH SHAY ,  GABEN LOÏC

    IPC: H01L21/266 ,  H01L21/203 ,  H01L21/308 ,  H01L29/78

    Abstract: L’invention porte sur un procédé de fabrication d’un circuit intégré (1), comprenant les étapes de : -fournir un substrat (11) présentant des couches de Silicium (13), d’isolant (12), et de masque dur (14), des accès à des première et deuxième zones (151, 152) de la couche de Silicium (13);-former des premier et deuxième dépôts (17, 18) d’alliage de SiGe sur les première et deuxième zones pour former des premier et deuxième empilements; puis-protéger le premier dépôt (17) et maintenir un accès au deuxième dépôt ; puis-réaliser une gravure pour former des gorges (61, 62) entre le masque dur (14) et deux bords opposés du deuxième empilement ; puis-former une couche de Silicium contrainte en tension (139) dans la deuxième zone par amorphisation de la deuxième zone; puis cristallisation ;-enrichir la première zone (151) en Germanium par diffusion depuis le premier dépôt (17). Figure à publier avec l’abrégé : Fig. 6

    PROCEDE DE FABRICATION D'UN TRANSISTOR A EFFET DE CHAMP A CAPACITE PARASITE REDUITE
    4.
    发明专利
    PROCEDE DE FABRICATION D'UN TRANSISTOR A EFFET DE CHAMP A CAPACITE PARASITE REDUITE 未知

    公开(公告)号：FR3049110A1

    公开(公告)日：2017-09-22

    申请号：FR1652403

    申请日：2016-03-21

    Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS CROLLES 2 SAS

    Inventor： LE ROYER CYRILLE ,  BOEUF FREDERIC ,  GRENOUILLET LAURENT ,  HUTIN LOUIS ,  MORAND YVES

    IPC: H01L21/336

    Abstract: L'invention concerne un procédé de fabrication, comprenant les étapes de : -fournir un substrat (100) comportant une couche de matériau semi-conducteur (133) surmontée d'une grille sacrificielle comportant un isolant de grille sacrificiel comportant : -une partie médiane, et -des bords surmontés d'espaceurs sacrificiels et présentant une épaisseur tox; -retirer l'isolant de grille sacrificiel et le matériau de grille sacrificiel; -former un dépôt conforme d'une épaisseur thk de matériau diélectrique à l'intérieur de la gorge formée pour former un isolant de grille, avec tox > thk ≥ tox/2 ; -former une électrode de grille (142) dans la gorge ; -retirer les espaceurs sacrificiels pour découvrir des bords (122) de la couche d'isolant de grille ; -former des espaceurs (150, 151) sur les bords (122) de la couche d'isolant de grille de part et d'autre de l'électrode de grille (142), ces espaceurs présentant une constante diélectrique au plus égale à 3,5.

    Dispositif semiconducteur et procédé de fabrication associé
    8.
    发明专利
    Dispositif semiconducteur et procédé de fabrication associé 未知

    公开(公告)号：FR3119045A1

    公开(公告)日：2022-07-22

    申请号：FR2100440

    申请日：2021-01-18

    Applicant: COMMISSARIAT ENERGIE ATOMIQUE

    Inventor： LE ROYER CYRILLE ,  HUTIN LOUIS ,  NEMOUCHI FABRICE ,  POSSEME NICOLAS

    IPC: H01L29/78

    Abstract: Dispositif semiconducteur et procédé de fabrication associé Un aspect de l’invention concerne un dispositif (DI) semiconducteur comprenant : un substrat (ST) ; une pluralité d’empilements de grille (EGx) situés horizontalement à la suite les uns des autres sur le substrat (ST), chaque empilement de grille (EGx) comprenant une couche (OG) d’un matériau diélectrique en contact avec le substrat (ST) et une couche (GR) d’un matériau conducteur sur la couche (OG) d’un matériau diélectrique ; une source et un drain (S/D) situés sur le substrat de part et d’autre de la pluralité d’empilement de grille (EGx) ; une pluralité de premiers espaceurs (SExx) dans un premier matériau diélectrique, dit espaceurs secondaires (SExx), ayant une première largeur, dite largeur des espaceurs secondaires, la source et le drain étant séparé de l’empilement de grille (EGx) le plus proche par un espaceur secondaire (SExx) ; au moins un espaceur principale (ESx) dans un deuxième matériau diélectrique, un espaceur principal (ESx) étant situé entre chaque empilement de grille (EGx). Figure à publier avec l’abrégé : Figure 11

    Procédé de fabrication d’un composant électronique à multiples îlots quantiques
    9.
    发明专利
    Procédé de fabrication d’un composant électronique à multiples îlots quantiques 未知

    公开(公告)号：FR3089213A1

    公开(公告)日：2020-06-05

    申请号：FR1872199

    申请日：2018-12-02

    Applicant: COMMISSARIAT ENERGIE ATOMIQUE

    Inventor： POSSEME NICOLAS ,  HUTIN LOUIS ,  LE ROYER CYRILLE ,  NEMOUCHI FABRICE

    IPC: B82Y10/00 ,  H01L29/15 ,  H01L29/775 ,  H01L29/786

    Abstract: L’invention concerne un procédé de fabrication d’un composant électronique (1) à multiples îlots quantiques, comprenant les étapes de : -fourniture d’un empilement incluant un substrat (100), une nano structure (110) en matériau semi-conducteur superposé sur le substrat (100), comportant des premier et deuxième îlots quantiques (111, 112) et une liaison (115) reliant ces premier et deuxième îlots quantiques, des premier et deuxième empilements de grille de commande (143, 144) disposés sur lesdits premier et deuxième îlots quantiques (111, 112), lesdits empilements de grille (143, 144) étant séparés par une gorge (15), les îlots quantiques et ladite liaison (115) présentant une même épaisseur; -amincissement partiel de ladite liaison (115) en utilisant les empilements de grille (143, 144) comme masques, de façon à obtenir une liaison présentant une épaisseur inférieure à celle des îlots quantiques ; -formation d’une couche de diélectrique (119) sur ladite liaison amincie (115). Figure à publier avec l’abrégé : Fig. 1

Patent Agency Ranking