公开(公告)号：DE112010003610T5

公开(公告)日：2012-08-23

申请号：DE112010003610

申请日：2010-06-04

Applicant: EMPIRE TECHNOLOGY DEV LLC

Inventor： WOLFE ANDREW ,  CONTE THOMAS MARTIN

IPC: G06F9/46

Abstract: Es werden allgemein Verfahren zum Vorabfüllen eines mit einem zweiten Kern verknüpften Cachespeichers vor der Migration eines Threads von einem ersten Kern zu dem zweiten Kern offengelegt. Die vorliegende Erfindung zieht in Betracht, dass einige Computersysteme eine Vielzahl von Prozessorkernen umfassen können und dass einige Kerne Hardwareeigenschaften aufweisen können, die sich von anderen Kernen unterscheiden, dass eine Thread-/Kern-Zuordnung eingesetzt werden kann, um Threads geeigneten Kernen zuzuweisen, und dass in einigen Fällen ein Thread von einem Kern einem weiteren Kern neu zugewiesen werden kann. In einer probabilistischen Erwartung, dass ein Thread möglicherweise von einem ersten Kern zu einem zweiten Kern migriert wird, kann ein mit dem zweiten Kern verknüpfter Cachespeicher vorab gefüllt werden (er kann z. B. mit einigen Daten gefüllt werden, bevor der Thread auf den zweiten Kern umgeschichtet wird). Ein derartiger Cachespeicher kann zum Beispiel ein lokaler Cachespeicher für den zweiten Kern und/oder ein verknüpfter Pufferspeicher sein.

公开(公告)号：DE112010004717T5

公开(公告)日：2012-10-04

申请号：DE112010004717

申请日：2010-12-08

Applicant: EMPIRE TECHNOLOGY DEV LLC

Inventor： WOLFE ANDREW

IPC: G06F1/20

Abstract: Die hierin beschriebenen Techniken betreffen im Allgemeinen Mehrkernprozessoren, die zwei oder mehr Prozessorkerne enthalten. Ausführungsbeispiele können Vorrichtungen, Verfahren und Computerprogramme in Bezug auf das Wärmemanagement im Mehrkemprozessor darlegen. Einige beispielhafte Verfahren können das Abrufen eines ersten Temperaturanzeigewerts für den ersten Prozessorkern während eines Zeitsteuerungsintervalls, Abrufen eines zweiten Temperaturanzeigewerts für den zweiten Prozessorkern ebenfalls während des Zeitsteuerungsintervalls und Zuweisen zum ersten Prozessorkern einer auszuführenden ersten Aufgabe auf der Basis eines Vergleichs des ersten Temperaturanzeigewerts und des zweiten Temperaturanzeigewerts umfassen, die während des Zeitsteuerungsintervalls abgerufen werden.

公开(公告)号：DE112011100695T5

公开(公告)日：2013-01-17

申请号：DE112011100695

申请日：2011-02-11

Applicant: EMPIRE TECHNOLOGY DEV LLC

Inventor： WOLFE ANDREW ,  LEVITT MARC

IPC: G06F13/00 ,  G06F1/12 ,  G06F1/26 ,  G06F13/36

Abstract: Die Ausführungsformen der Offenbarung legen im Allgemeinen Techniken zum Handhaben von Kommunikationen zwischen Prozessorkernen dar. Einige beispielhafte Mehrkernprozessoren umfassen einen ersten Satz von Prozessorkernen in einem ersten Bereich des Mehrkernprozessors, der konfiguriert ist, um dynamisch eine erste Versorgungsspannung und ein erstes Taktsignal zu empfangen, einen zweiten Satz von Prozessorkernen in einem zweiten Bereich des Mehrkernprozessors, der konfiguriert ist, um dynamisch eine zweite Versorgungsspannung und ein zweites Taktsignal zu empfangen, und einen Schnittstellenblock, der mit dem ersten Satz von Prozessorkernen und mit dem zweiten Satz von Prozessorkernen gekoppelt ist, wobei der Schnittstellenblock konfiguriert ist, um Kommunikationen zwischen dem ersten Satz von Prozessorkernen und dem zweiten Satz von Prozessorkernen zu erleichtern.

公开(公告)号：GB2485682A

公开(公告)日：2012-05-23

申请号：GB201121568

申请日：2010-06-04

Applicant: EMPIRE TECHNOLOGY DEV LLC

Inventor： WOLFE ANDREW ,  CONTE THOMAS M

IPC: G06F9/50 ,  G06F9/48

Abstract: Techniques are generally described for mapping a thread onto heterogeneous processor cores. Example techniques may include associating the thread with one or more predefined execution characteristic(s), assigning the thread to one or more heterogeneous processor core(s) based on the one or more predefined execution characteristic(s), and/or executing the thread by the respective assigned heterogeneous processor core(s).

公开(公告)号：DE102009055418B4

公开(公告)日：2019-12-19

申请号：DE102009055418

申请日：2009-12-30

Applicant: EMPIRE TECHNOLOGY DEV LLC

Inventor： CONTE THOMAS MARTIN ,  WOLFE ANDREW

IPC: G06F9/28 ,  H04L45/58 ,  G06F9/46 ,  G06F9/50 ,  G06F13/16 ,  G06F15/16 ,  G06F15/173 ,  G06F15/80 ,  G06T1/20

Abstract: System für Routing von Daten über ein Netz von Multi-Core-Prozessoren, das umfasst:ein Array (102) von Multi-Core-Prozessoren mit einer Vielzahl von Prozessorkernen (104);einen Speicher (120) zum Speichern von Daten, die sich auf ein Objekt beziehen, das modelliert wird, wobei die Daten Koordinateninformationen, die eine physikalische Position eines Teils des Objekts innerhalb eines zumindest dreidimensionalen Koordinatensystems angeben, und Objektdaten, die sich auf den Teil des modellierten Objekts beziehen, umfassen; undeinen Controller (116), der dazu konfiguriert ist,die Objektdaten auf Basis der mit den Objektdaten verknüpften zumindest dreidimensionalen Koordinateninformationen von dem Speicher (120) zu einem oder mehreren der Vielzahl von Prozessorkernen (104) des Array von Multi-Core-Prozessoren zu routen,einen nächsten oder mehrere nächste der Vielzahl von Prozessorkernen (104) auf Basis einer zeitabhängigen Änderung der Koordinateninformationen vorherzusagen, zu dem oder zu denen die Objektdaten geroutet werden, unddie Objektdaten im Laufe der Zeit an unterschiedliche Prozessorkerne zu routen.

公开(公告)号：DE112010003498T5

公开(公告)日：2012-11-08

申请号：DE112010003498

申请日：2010-06-10

Applicant: EMPIRE TECHNOLOGY DEV LLC

Inventor： WOLFE ANDREW

IPC: G06F1/32

Abstract: Es werden im allgemeinen Techniken beschrieben, die sich auf die Verwaltung des Stromverbrauchs eines Prozessors beziehen. Ein beispielhaftes Verfahren kann umfassen: Festlegen einer Betriebszielvorgabe und eines ersten Betriebsparameters; Bestimmen eines zweiten Betriebsparameters auf der Basis der Betriebszielvorgabe und des ersten Betriebsparameters; Bewerten einer tatsächlichen Betriebsvorgabe; Vergleichen der Betriebszielvorgabe und der tatsächlichen Betriebsvorgabe; und Einstellen des ersten Betriebsparameters sowie des zweiten Betriebsparameters des Prozessors auf der Basis eines Vergleiches zwischen der Betriebszielvorgabe und der tatsächlichen Betriebsvorgabe, wobei die Betriebszielvorgabe keine Schlimmstfall-Betriebsvorgabe ist. Andere Beispiele für Verfahren, Systeme und Computerprogramme, die sich auf die Verwaltung des Stromverbrauches eines Prozessors beziehen, werden ebenfalls in Erwägung gezogen.

公开(公告)号：GB2485683A

公开(公告)日：2012-05-23

申请号：GB201121591

申请日：2010-06-04

Applicant: EMPIRE TECHNOLOGY DEV LLC

Inventor： WOLFE ANDREW ,  CONTE THOMAS M

IPC: G06F9/38

Abstract: Techniques are generally described for allocating a thread to heterogeneous processor cores. Example techniques may include monitoring real time computing data related to the heterogeneous processor cores processing the thread, allocating the thread to the heterogeneous processor cores based, at least in part, on the reai time computing data, and/or executing the thread by the respective allocated heterogeneous processor core.

公开(公告)号：AT530986T

公开(公告)日：2011-11-15

申请号：AT10154704

申请日：2010-02-25

Applicant: EMPIRE TECHNOLOGY DEV LLC

Inventor： WOLFE ANDREW

IPC: G06F13/26

Abstract: Technologies are generally described herein for handling interrupts within a multiprocessor computing system. Upon receiving an interrupt at the multiprocessor computing system, a priority level associated with an interrupt handler for the interrupt can be determined. Current task priority levels can he queried from one or more processors of the multiprocessor computing system. One of the processors can be assigned to execute the interrupt handler in response to the processor having a lowest current task priority level. Interrupt arbitration can schedule and communicate interrupt responses among processor cores in a multiprocessor computing system. Arbitration can query information about current task or thread priorities from a set of processor cores upon receiving an interrupt, The processor core that is currently idle or running the lowest priority task may be selected to service the interrupt.

公开(公告)号：WO2011072001A3

公开(公告)日：2014-03-27

申请号：PCT/US2010059436

申请日：2010-12-08

Applicant: EMPIRE TECHNOLOGY DEV LLC ,  WOLFE ANDREW

Inventor： WOLFE ANDREW

IPC: G06F9/46

CPC classification number: G06F1/206 ,  G06F9/5094 ,  Y02D10/22

Abstract: Techniques described herein generally relate to multi-core processors including two or more processor cores. Example embodiments may set forth devices, methods, and computer programs related to thermal management in the multi-core processor. Some example methods may include retrieving a first temperature reading for the 5 first processor core during a scheduling interval, retrieving a second temperature reading for the second processor core also during the scheduling interval, and assigning a first task to the first processor core to be executed based on a comparison of the first temperature reading and the second temperature reading retrieved during the scheduling interval.

Abstract translation: 本文描述的技术通常涉及包括两个或更多个处理器核心的多核处理器。 示例性实施例可以阐述与多核处理器中的热管理相关的设备，方法和计算机程序。 一些示例性方法可以包括在调度间隔期间检索第一处理器核心的第一温度读数，在调度间隔期间还检索第二处理器核心的第二温度读数，以及将第一任务分配给要执行的第一处理器核 基于在调度间隔期间检索的第一温度读数和第二温度读数的比较。

公开(公告)号：WO2011031357A8

公开(公告)日：2012-03-22

申请号：PCT/US2010037498

申请日：2010-06-04

Applicant: EMPIRE TECHNOLOGY DEV LLC ,  WOLFE ANDREW ,  CONTE THOMAS M

Inventor： WOLFE ANDREW ,  CONTE THOMAS M

IPC: G06F9/46

CPC classification number: G06F9/5044 ,  G06F11/3409

Abstract: Techniques are generally described for mapping a thread onto heterogeneous processor cores. Example techniques may include associating the thread with one or more predefined execution characteristic(s), assigning the thread to one or more heterogeneous processor core(s) based on the one or more predefined execution characteristic(s), and/or executing the thread by the respective assigned heterogeneous processor core(s).

Abstract translation: 通常描述了将线程映射到异构处理器核心上的技术。 示例性技术可以包括将线程与一个或多个预定义的执行特征相关联，基于一个或多个预定义的执行特征将线程分配给一个或多个异构处理器核心，和/或执行线程 通过相应的分配的异构处理器核心。