公开(公告)号：DE102012217048A1

公开(公告)日：2014-03-27

申请号：DE102012217048

申请日：2012-09-21

Applicant: GLOBALFOUNDRIES INC

Inventor： BALDAUF TIM ,  FLACHOWSKY STEFAN ,  ILLGEN RALF

IPC: H01L21/82 ,  B82B3/00 ,  H01L21/336

Abstract: Ein Verfahren zum Strukturieren eines ersten Materials in einer Halbleiterstruktur umfasst ein Bilden eines Strukturelements auf dem ersten Material. Neben dem Strukturelement wird ein erstes Abstandshalterelement aus einem zweiten Material gebildet. Das Bilden des ersten Abstandshalterelements umfasst ein isotropes Abscheiden des zweiten Materials auf dem Substrat und ein anisotropes Ätzen des zweiten Materials. Über dem Strukturelement und dem Substrat wird ein drittes Material abgeschieden. Die Halbleiterstruktur wird planarisiert. Dabei werden das Strukturelement und das erste Abstandshalterelement freigelegt und/oder teilweise entfernt. Nach dem Planarisieren wird das zweite Material relativ zu dem dritten Material selektiv geätzt. Dabei wird ein von dem ersten Abstandshalterelement bedeckter Teil des ersten Materials freigelegt. Der freigelegte Teil des ersten Materials wird nach dem selektiven Ätzen des zweiten Materials relativ zu dem dritten Material selektiv geätzt.

公开(公告)号：DE102013223263A1

公开(公告)日：2015-05-21

申请号：DE102013223263

申请日：2013-11-14

Applicant: GLOBALFOUNDRIES INC

Inventor： BALDAUF TIM ,  FLACHOWSKY STEFAN

IPC: H01L29/775 ,  B82B1/00 ,  B82B3/00 ,  H01L21/336 ,  H01L21/82 ,  H01L21/84

Abstract: Es wird ein Halbleiterbauteil bereitgestellt, das ein Halbleitersubstrat und einen Nanodraht, der über dem Halbleitersubstrat gebildet ist umfasst, wobei der Nanodraht eine erste Schicht, die eine Zugspannung aufweist, und eine zweite Schicht, die eine Kompressionsspannung aufweist, umfasst.

公开(公告)号：DE102013223263B4

公开(公告)日：2018-09-27

申请号：DE102013223263

申请日：2013-11-14

Applicant: GLOBALFOUNDRIES INC

Inventor： BALDAUF TIM ,  FLACHOWSKY STEFAN

IPC: H01L29/775 ,  B82B1/00 ,  B82B3/00 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/336 ,  H01L21/82 ,  H01L21/84

Abstract: Halbleiterbauteil (100, 1100), miteinem p-FET;einem Halbleitersubstrat (101, 1101); undeinem Nanodraht, der über dem Halbleitersubstrat (101, 1101) ausgebildet ist; und wobeider Nanodraht eine erste Schicht (103, 1102) aus einem Halbleitermaterial, die eine Zugspannung aufweist, und eine zweite Schicht (105, 1103) aus einem Halbleitermaterial, die eine Kompressionsspannung aufweist, umfasst; undwobei die erste Schicht (103, 1102) eine Kernschicht und die zweite Schicht (105, 1103) eine Hülle, die die erste Schicht (103, 1102) entlang der Längsachse der ersten Schicht peripher umgibt, ist;wobei die Kompressionsspannung die Löcherbeweglichkeit in der Hülle erhöht und ein Kanalstrom hauptsächlich in der Hülle getragen wird.

公开(公告)号：DE102014200840B4

公开(公告)日：2016-02-11

申请号：DE102014200840

申请日：2014-01-17

Applicant: GLOBALFOUNDRIES INC

Inventor： BALDAUF TIM ,  FLACHOWSKY STEFAN ,  HERRMANN TOM ,  ILGEN RALF

IPC: H01L21/336 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/283 ,  H01L21/306

Abstract: Ein Verfahren, das umfasst: Bereitstellen einer Halbleiterstruktur (100), die ein Substrat (101) und einen Nanodraht (114) über dem Substrat (101) umfasst, wobei der Nanodraht (114) ein erstes Halbleitermaterial enthält und sich in einer vertikalen Richtung (130) des Substrats (101) erstreckt; Bilden einer Materialschicht (118) über dem Substrat (101), wobei die Materialschicht (118) den Nanodraht (114) ringförmig umschließt; selektives Entfernen eines ersten Teils des Nanodrahts (114) relativ zu der Materialschicht (118), wobei ein zweiter Teil des Nanodrahts (114) nicht entfernt wird, ein distales Ende (119) des zweiten Teils des Nanodrahts (114), das von dem Substrat (101) entfernt ist, sich näher an dem Substrat (101) befindet als eine Oberfläche der Materialschicht (118), so dass die Halbleiterstruktur (100) an einer Position des Nanodrahts (114) eine Vertiefung aufweist, und das distale Ende (119) des Nanodrahts (114) am Boden der Vertiefung freiliegt; und Füllen der Vertiefung mit einem zweiten Halbleitermaterial (120), wobei das zweite Halbleitermaterial (120) anders dotiert ist als das erste Halbleitermaterial.

公开(公告)号：DE102012214077B4

公开(公告)日：2017-02-23

申请号：DE102012214077

申请日：2012-08-08

Applicant: GLOBALFOUNDRIES INC

Inventor： BALDAUF TIM ,  HERRMANN TOM ,  FLACHOWSKY STEFAN ,  ILLGEN RALF

IPC: H01L21/8234 ,  H01L21/283 ,  H01L21/336 ,  H01L27/088

Abstract: Verfahren zum Bilden einer integrierten Schaltung, umfassend: Ätzen einer Vielzahl von Gräben in ein Siliziumsubstrat und Füllen der Gräben mit einem ersten isolierenden Material, um eine Vielzahl von beabstandeten Stegen aus Silizium zu begrenzen; Bilden von Gatestrukturen, die über und quer zu der Vielzahl von Stegen angeordnet sind; Entfernen des ersten isolierenden Materials zum Bilden von Ausnehmungen zwischen den Gatestrukturen und zum Freilegen von wenigstens Seitenwandbereichen der beabstandeten Stege aus Silizium, so dass die Ausnehmungen eine Tiefe aufweisen, die einer ersten Höhe entspricht; Bilden von abstehenden Bereichen aus Halbleitermaterial auf den freiliegenden Seitenwandbereichen der Stege, wobei die abstehenden Bereiche aus Halbleitermaterial jeweils wenigstens einen abgeschrägten Bereich aufweisen, so dass sich jeder Steg zu der entsprechenden Gatestruktur hin verjüngt; und Füllen der Ausnehmungen mit einem zweiten isolierenden Material wenigstens bis zu der ersten Höhe relativ zum Boden der Ausnehmung.

公开(公告)号：DE102014200840A1

公开(公告)日：2014-07-24

申请号：DE102014200840

申请日：2014-01-17

Applicant: GLOBALFOUNDRIES INC

Inventor： BALDAUF TIM ,  FLACHOWSKY STEFAN ,  HERRMANN TOM ,  ILGEN RALF

IPC: H01L21/336 ,  H01L21/283 ,  H01L21/306

Abstract: Ein Verfahren umfasst ein Bereitstellen einer Halbleiterstruktur, die ein Substrat und einen Nanodraht über dem Substrat umfasst. Der Nanodraht enthält ein erstes Halbleitermaterial und erstreckt sich in einer vertikalen Richtung des Substrats. Über dem Substrat wird eine Materialschicht gebildet. Die Materialschicht umschließt den Nanodraht ringförmig. Ein erster Teil des Nanodrahts wird relativ zu der Materialschicht selektiv entfernt. Ein zweiter Teil des Nanodrahts wird nicht entfernt. Ein distales Ende des zweiten Teils des Nanodrahts, das vom Substrat entfernt ist, befindet sich näher an dem Substrat als eine Oberfläche der Materialschicht, so dass die Halbleiterstruktur an der Position des Nanodrahts eine Vertiefung aufweist. Das distale Ende des Nanodrahts liegt am Boden der Vertiefung frei. Die Vertiefung wird mit einem zweiten Halbleitermaterial gefüllt. Das zweite Halbleitermaterial ist anders dotiert als das erste Halbleitermaterial.

公开(公告)号：SG2014002539A

公开(公告)日：2014-08-28

申请号：SG2014002539

申请日：2014-01-13

Applicant: GLOBALFOUNDRIES INC

Inventor： BALDAUF TIM ,  FLACHOWSKY STEFAN ,  ILLGEN RALF ,  HERRMANN TOM

Abstract: A method comprises providing a semiconductor structure comprising a substrate and a nanowire above the substrate. The nanowire comprises a first semiconductor material and extends in a vertical direction of the substrate. A material layer is formed above the substrate. The material layer annularly encloses the nanowire. A first part of the nanowire is selectively removed relative to the material layer. A second part of the nanowire is not removed. A distal end of the second part of the nanowire distal from the substrate is closer to the substrate than a surface of the material layer so that the semiconductor structure has a recess at the location of the nanowire. The distal end of the nanowire is exposed at the bottom of the recess. The recess is filled with a second semiconductor material. The second semiconductor material is differently doped than the first semiconductor material.

公开(公告)号：DE102012214077A1

公开(公告)日：2013-10-24

申请号：DE102012214077

申请日：2012-08-08

Applicant: GLOBALFOUNDRIES INC

Inventor： BALDAUF TIM ,  HERRMANN TOM ,  FLACHOWSKY STEFAN ,  ILLGEN RALF

IPC: H01L21/8234 ,  H01L21/283 ,  H01L21/306 ,  H01L27/088

Abstract: Es werden Verfahren zum Bilden von integrierten Schaltungen und integrierte Schaltungen offenbart. Die integrierten Schaltungen umfassen Gatestrukturen, die über und quer zu einem oder mehreren Stegen angeordnet sind, die durch in einem Halbleitersubstrat gebildete Gräben begrenzt sind. Abstehende Bereiche sind in den Gräben zwischen den Gateelektrodenstrukturen auf freiliegenden Seitenwandoberflächen der einen oder mehreren Stege gebildet. Die Gräben sind zwischen den abstehenden Bereichen und den Gatestrukturen mit einem isolierenden Material gefüllt.

公开(公告)号：DE102012207117A1

公开(公告)日：2013-02-28

申请号：DE102012207117

申请日：2012-04-27

Applicant: GLOBALFOUNDRIES INC

Inventor： BALDAUF TIM ,  WEI ANDY ,  HERRMANN TOM ,  FLACHOWSKY STEFAN

IPC: H01L21/8234 ,  H01L21/336 ,  H01L27/088 ,  H01L29/78

Abstract: Bei der Bildung anspruchsvoller Multi-Gate-Transistoren und planarer Transistoren in einem gemeinsamen Fertigungsschritt, kann der Schwellwertspannungsverlauf der Multi-Gate-Transistoren wissentlich ”verschlechtert” werden, indem selektiv eine Dotierstoffgattung in Eckbereiche der Halbleiterstege eingebracht wird, wodurch eine besseres Einstellen der Schwellwertspannungseigenschaften von Multi-Gate-Transistoren und planaren Transistoren erzielt wird. In vorteilhaften Ausführungsformen kann das Einbringen der Dotierstoffgattung durch die Verwendung einer Hartmaske erfolgen, die auch für die Strukturierung der selbstjustierten Halbleiterstege verwendet wird.