公开(公告)号：DE102016201156B4

公开(公告)日：2020-01-16

申请号：DE102016201156

申请日：2016-01-27

Applicant: GLOBALFOUNDRIES INC

Inventor： FLACHOWSKY STEFAN ,  ILLGEN RALF ,  HÖNTSCHEL JAN

IPC: H01L27/11512

Abstract: Halbleitervorrichtungsstruktur (10), umfassend:ein Halbleitersubstrat (1);eine erste Halbleitervorrichtung (20) mit einer ersten Gatestruktur, die über einem ersten Bereich (3) des Halbleitersubstrats (1) gebildet ist, wobei die erste Gatestruktur einen ersten Steg (22), ein ferroelektrisches High-k-Material (26), das wenigstens auf Seitenwandoberflächen (22s) des ersten Stegs (22) gebildet ist, und ein erstes nicht-ferroelektrisches High-k-Material (52) umfasst, das auf dem ferroelektrischen High-k-Material (26) gebildet ist; undeine zweite Halbleitervorrichtung (30) mit einer zweiten Gatestruktur, die über einem zweiten Bereich (5) des Halbleitersubstrats (1) gebildet ist, wobei die zweite Gatestruktur einen zweiten Steg (32; 34) und ein zweites nicht-ferroelektrisches High-k-Material (52) umfasst, das auf dem zweiten Steg (32; 34) gebildet ist;wobei die ersten und zweiten Gatestrukturen relativ zu dem Halbleitersubstrat (1) eine gleiche Höhe aufweisen.

公开(公告)号：DE102012221183B3

公开(公告)日：2013-09-05

申请号：DE102012221183

申请日：2012-11-20

Applicant: GLOBALFOUNDRIES INC

Inventor： ILLGEN RALF ,  FLACHOWSKY STEFAN ,  HOENTSCHEL JAN

IPC: H01L21/336 ,  H01L21/265 ,  H01L21/8234 ,  H01L29/78

Abstract: Es werden ein Verfahren zur Fertigung einer Halbleitervorrichtung und eine Halbleitervorrichtung bereitgestellt, wobei die Halbleitervorrichtung eine Gatestruktur und auf wenigstens einer Seite der Gatestruktur eine Ausnehmung aufweist, in der ein Halobereich und ein mit dem Halobereich in Kontakt stehender niederdotierter Dotierbereich implantiert sind, der eine zum Halobereich entgegengesetzte Dotierung aufweist. Der so gebildete pn-Übergang und der Halobereich sind von einem Halbleitermaterial bedeckt.

公开(公告)号：DE102012214077B4

公开(公告)日：2017-02-23

申请号：DE102012214077

申请日：2012-08-08

Applicant: GLOBALFOUNDRIES INC

Inventor： BALDAUF TIM ,  HERRMANN TOM ,  FLACHOWSKY STEFAN ,  ILLGEN RALF

IPC: H01L21/8234 ,  H01L21/283 ,  H01L21/336 ,  H01L27/088

Abstract: Verfahren zum Bilden einer integrierten Schaltung, umfassend: Ätzen einer Vielzahl von Gräben in ein Siliziumsubstrat und Füllen der Gräben mit einem ersten isolierenden Material, um eine Vielzahl von beabstandeten Stegen aus Silizium zu begrenzen; Bilden von Gatestrukturen, die über und quer zu der Vielzahl von Stegen angeordnet sind; Entfernen des ersten isolierenden Materials zum Bilden von Ausnehmungen zwischen den Gatestrukturen und zum Freilegen von wenigstens Seitenwandbereichen der beabstandeten Stege aus Silizium, so dass die Ausnehmungen eine Tiefe aufweisen, die einer ersten Höhe entspricht; Bilden von abstehenden Bereichen aus Halbleitermaterial auf den freiliegenden Seitenwandbereichen der Stege, wobei die abstehenden Bereiche aus Halbleitermaterial jeweils wenigstens einen abgeschrägten Bereich aufweisen, so dass sich jeder Steg zu der entsprechenden Gatestruktur hin verjüngt; und Füllen der Ausnehmungen mit einem zweiten isolierenden Material wenigstens bis zu der ersten Höhe relativ zum Boden der Ausnehmung.

公开(公告)号：DE102013210624A1

公开(公告)日：2014-12-11

申请号：DE102013210624

申请日：2013-06-07

Applicant: GLOBALFOUNDRIES INC

Inventor： FLACHOWSKY STEFAN ,  ILLGEN RALF ,  ZSCHÄTZSCH GERD ,  BOSCHKE ROMAN

IPC: H01L21/336 ,  H01L21/265 ,  H01L21/324 ,  H01L21/8238

Abstract: Ein Verfahren zur Herstellung einer Halbleiterstruktur umfasst ein Implantieren von Ionen durch eine Öffnung in einer dielektrischen Struktur in ein Kanalgebiet eines aktiven Gebiets. Das aktive Gebiet ist in einem kristallinen Halbleitermaterial gebildet und umfasst ein Sourcegebiet, ein Draingebiet und das Kanalgebiet. Die dielektrische Struktur bedeckt das Sourcegebiet und das Draingebiet. Zumindest ein Teil des Kanalgebiets wird durch die Implantation der Ionen amorphisiert. Die Öffnung wird mit einem elastisch verspannten Material gefüllt. Das Kanalgebiet wird in Anwesenheit des elastisch verspannten Materials in der Öffnung rekristallisiert.

公开(公告)号：DE102014210406A1

公开(公告)日：2014-12-11

申请号：DE102014210406

申请日：2014-06-03

Applicant: GLOBALFOUNDRIES INC

Inventor： FLACHOWSKY STEFAN ,  ILLGEN RALF ,  ZSCHAETZSCH GERD

IPC: H01L29/78 ,  H01L21/336

Abstract: Eine Vorrichtung umfasst ein Substrat, einen p-Kanal-Transistor und einen n-Kanal-Transistor. Das Substrat umfasst eine erste Schicht aus einem ersten Halbleitermaterial und eine zweite Schicht aus einem zweiten Halbleitermaterial. Das erste und das zweite Halbleitermaterial haben unterschiedliche Kristallgitterkonstanten. Der p-Kanal-Transistor umfasst ein Kanalgebiet mit einer Druckspannung in einem ersten Teil des Substrats. Das Kanalgebiet des p-Kanal-Transistors umfasst einen Teil der ersten Schicht aus dem ersten Halbleitermaterial und einen Teil der zweiten Schicht aus dem zweiten Halbleitermaterial. Der n-Kanal-Transistor umfasst ein Kanalgebiet mit einer Zugspannung, das in einem zweiten Teil des Substrats gebildet ist. Das Kanalgebiet des n-Kanal-Transistors umfasst einen Teil der ersten Schicht aus dem ersten Halbleitermaterial und einen Teil der zweiten Schicht aus dem zweiten Halbleitermaterial. Verfahren zur Herstellung der Vorrichtung werden ebenfalls angegeben.

公开(公告)号：DE102014210406B4

公开(公告)日：2020-06-18

申请号：DE102014210406

申请日：2014-06-03

Applicant: GLOBALFOUNDRIES INC

Inventor： FLACHOWSKY STEFAN ,  ILLGEN RALF ,  ZSCHAETZSCH GERD

IPC: H01L21/8238 ,  H01L27/092 ,  H01L29/78

Abstract: Ein Verfahren, das umfasst:Bereitstellen eines Substrats (101), das eine Substratbasis (102), eine erste Schicht (103) aus einem ersten Halbleitermaterial, die sich auf der Substratbasis (102) befindet und eine zweite Schicht (104) aus einem zweiten Halbleitermaterial, die sich auf der ersten Schicht (103) befindet, umfasst, wobei das erste Halbleitermaterial und das zweite Halbleitermaterial unterschiedliche Kristallgitterkonstanten haben;Bilden einer elektrisch isolierenden Struktur (205) mit einer ersten Öffnung (202) über dem Substrat;Implantieren (204) von Ionen eines Edelgases in einen Teil des Substrats (101) durch die erste Öffnung (202) der elektrisch isolierenden Struktur (205); undBilden einer Gateelektrode (404) eines ersten Transistors (107) in der ersten Öffnung (202) der elektrisch isolierenden Struktur (205),wobei die elektrisch isolierende Struktur (205) eine zweite Öffnung (201) hat, eine Gateelektrode (403) eines zweiten Transistors (106) in der zweiten Öffnung (201) der elektrisch isolierenden Struktur (205) gebildet wird, die zweite Öffnung (201) während der Implantation (204) der Ionen des Edelgases mit einer Maske (203) abgedeckt wird, eines von dem ersten Transistor (107) und dem zweiten Transistor (106) ein n-Kanal-Transistor ist und der andere von dem ersten Transistor (107) und dem zweiten Transistor (106) ein p-Kanal-Transistor ist.

公开(公告)号：DE102016201156A1

公开(公告)日：2016-09-22

申请号：DE102016201156

申请日：2016-01-27

Applicant: GLOBALFOUNDRIES INC

Inventor： FLACHOWSKY STEFAN ,  ILLGEN RALF ,  HÖNTSCHEL JAN

IPC: H01L27/105 ,  H01L21/283 ,  H01L21/8239

Abstract: Die vorliegende Erfindung stellt in einem ersten Aspekt eine Halbleitervorrichtung (20) bereit, die ein Halbleitersubstrat (1) und eine Gatestruktur umfasst, die über dem Halbleitersubstrat (1) gebildet ist. Die Gatestruktur umfasst dabei einen Steg (22) und ein ferroelektrisches High-k-Material (26), das wenigstens über Seitenwandoberflächen (22s) des Stegs (22) gebildet ist. Hierbei ist eine erste Dicke, die durch eine Dicke des ferroelektrischen High-k-Materials (26) definiert wird, das über Seitenwänden (22s) des Stegs (22) gebildet ist, kleiner als eine zweite Dicke, die durch eine Dicke des ferroelektrischen High-k-Materials definiert wird, das über einer oberen Oberfläche (22u) des Stegs (22) gebildet ist.

公开(公告)号：DE102012217048A1

公开(公告)日：2014-03-27

申请号：DE102012217048

申请日：2012-09-21

Applicant: GLOBALFOUNDRIES INC

Inventor： BALDAUF TIM ,  FLACHOWSKY STEFAN ,  ILLGEN RALF

IPC: H01L21/82 ,  B82B3/00 ,  H01L21/336

Abstract: Ein Verfahren zum Strukturieren eines ersten Materials in einer Halbleiterstruktur umfasst ein Bilden eines Strukturelements auf dem ersten Material. Neben dem Strukturelement wird ein erstes Abstandshalterelement aus einem zweiten Material gebildet. Das Bilden des ersten Abstandshalterelements umfasst ein isotropes Abscheiden des zweiten Materials auf dem Substrat und ein anisotropes Ätzen des zweiten Materials. Über dem Strukturelement und dem Substrat wird ein drittes Material abgeschieden. Die Halbleiterstruktur wird planarisiert. Dabei werden das Strukturelement und das erste Abstandshalterelement freigelegt und/oder teilweise entfernt. Nach dem Planarisieren wird das zweite Material relativ zu dem dritten Material selektiv geätzt. Dabei wird ein von dem ersten Abstandshalterelement bedeckter Teil des ersten Materials freigelegt. Der freigelegte Teil des ersten Materials wird nach dem selektiven Ätzen des zweiten Materials relativ zu dem dritten Material selektiv geätzt.

公开(公告)号：DE102011080438B3

公开(公告)日：2013-01-31

申请号：DE102011080438

申请日：2011-08-04

Applicant: GLOBALFOUNDRIES INC

Inventor： OSTERMAY INA ,  ILLGEN RALF ,  FLACHOWSKY STEFAN

IPC: H01L21/336 ,  H01L21/283 ,  H01L21/8234 ,  H01L29/49 ,  H01L29/78

Abstract: Bei der Herstellung komplexer Halbleiterbauelemente mit Metallgateelektrodenstrukturen mit großem &egr; und n-Kanaltransistoren wird ein besseres Leistungsverhalten erreicht, indem epitaktisch aufgewachsene Halbleitermaterialien eingebaut werden, beispielsweise eine verformungsinduzierende Silizium/Kohlenstofflegierung in Verbindung mit einem n-dotierten Siliziummaterial, so dass ein akzeptabler Schichtwiderstand erreicht wird.

公开(公告)号：DE102018206687A1

公开(公告)日：2018-11-08

申请号：DE102018206687

申请日：2018-04-30

Applicant: GLOBALFOUNDRIES INC

Inventor： DUENKEL STEFAN ,  ILLGEN RALF ,  RICHTER RALF ,  JANSEN SOEREN

IPC: H01L27/11507 ,  H01L27/11585

Abstract: Die vorliegende Offenbarung stellt Speicherelemente, etwa Speichertransistoren, bereit, in denen mindestens ein Speichermechanismus auf der Grundlage eines ferroelektrischen Materialien bereitgestellt wird, das in der vergrabenen isolierenden Schicht einer SOI-Transistorarchitektur ausgebildet ist. In weiteren anschaulichen Ausführungsformen wird ein weiterer Speichermechanismus in der Gateelektrodenstruktur eingerichtet, wodurch eine erhöhte Gesamtinformationsdichte geschaffen wird. In einigen anschaulichen Ausführungsformen wird der Speichermechanismus in der Gateelektrodenstruktur in Form eines ferroelektrischen Materials vorgesehen.