公开(公告)号：DE102016215276A1

公开(公告)日：2017-03-23

申请号：DE102016215276

申请日：2016-08-16

Applicant: GLOBALFOUNDRIES INC

Inventor： HAUFE CHRISTIAN ,  LORENZ INGOLF ,  ZIER MICHAEL ,  HENSEL ULRICH ,  JAIN NAVNEET

IPC: H01L27/092 ,  H01L21/822 ,  H01L21/8238 ,  H01L27/12

Abstract: Die Erfindung stellt in einem Aspekt einen integrierten Schaltkreis mit einem Halbleitervollsubstrat, einer vergrabenen Oxidschicht, die auf dem Halbleitervollsubstrat ausgebildet ist, einer Vielzahl von Zellen, die über der vergrabenen Oxidschicht ausgebildet sind, wobei jede Zelle ein Transistorbauelement aufweist, einer Vielzahl von Gateelektrodenleitungen, die durch die Vielzahl von Zellen verlaufen und Gateelektroden für die Transistorbauelemente der Zellen bereitstellen, und einer Vielzahl von Tap-Zellen bereit, die zur elektrischen Kontaktierung des Halbleitervollsubstrats ausgebildet sind und an Positionen angeordnet sind, die unterschiedlich zu Positionen unterhalb oder oberhalb der Vielzahl der Zellen mit den Transistorbauelementen sind, wobei mindestens eine aus der Vielzahl von Tap-Zellen zwischen eingebetteten Randzellen angeordnet ist.

公开(公告)号：DE102016215276B4

公开(公告)日：2019-12-19

申请号：DE102016215276

申请日：2016-08-16

Applicant: GLOBALFOUNDRIES INC

Inventor： HAUFE CHRISTIAN ,  LORENZ INGOLF ,  ZIER MICHAEL ,  HENSEL ULRICH ,  JAIN NAVNEET

IPC: H01L27/12 ,  H01L27/092

Abstract: Ein integrierter Schaltkreis miteinem Halbleitervollsubstrat;einer vergrabenen Oxidschicht, die auf dem Halbleitervollsubstrat ausgebildet ist;einer Vielzahl von Zellen (350, 355), die über der vergrabenen Oxidschicht ausgebildet sind, wobei jede Zelle ein Transistorbauelement aufweist;einer Vielzahl von Gateelektrodenleitungen (318), die durch die Vielzahl von Zellen (350, 355) verlaufen und Gateelektroden für die Transistorbauelemente der Zellen (350, 355) bereitstellen; undeiner Vielzahl von Tap-Zellen (110, 310), die zur elektrischen Kontaktierung des Halbleitervollsubstrats ausgebildet sind und an Positionen angeordnet sind, die unterschiedlich zu Positionen unterhalb oder oberhalb der Vielzahl der Zellen (350, 355) mit den Transistorbauelementen sind, wobei mindestens eine aus der Vielzahl von Tap-Zellen (110, 310) zwischen eingebetteten Randzellen (120, 220, 220', 320) angeordnet ist; undwobei mindestens eine aus der Vielzahl von Tap-Zellen (110, 310) zwischen eingebetten Randzellen (120, 220, 220', 320) angeordnet ist, die von Rand-Gateelektrodenleitungen (320) gekreuzt werden, die eine größere Breite als die Gateelektrodenleitungen aufweisen.