公开(公告)号：DE102012201789A1

公开(公告)日：2012-08-09

申请号：DE102012201789

申请日：2012-02-07

Applicant: GLOBALFOUNDRIES INC

Inventor： CHEN AN ,  KRIVOKAPIC ZORAN

IPC: H01L27/22 ,  G11C11/14 ,  H01L29/82 ,  H01L43/08

Abstract: Es werden eine Vorrichtung und zugehörige Herstellungs- und Betriebsverfahren für Logikschaltungen bereitgestellt, die ferromagnetische Elemente enthalten. Eine anschauliche Logikschaltung umfasst ein erstes ferromagnetisches Element mit einer ersten ferromagnetischen Schicht, ein zweites ferromagnetisches Element mit einer zweiten ferromagnetischen Schicht und einen Transistor, der mit dem ersten ferromagnetischen Element verbunden ist. Der erstch das erste ferromagnetische Element zu ermöglichen. Der Strom beeinflusst die Magnetisierungsrichtung der ersten ferromagnetischen Schicht, die wiederum die Magnetisierungsrichtung der zweiten ferromagnetischen Schicht beeinflusst.

公开(公告)号：DE102018217684A1

公开(公告)日：2019-04-18

申请号：DE102018217684

申请日：2018-10-16

Applicant: GLOBALFOUNDRIES INC

Inventor： GALATAGE ROHIT ,  BENTLEY STEVEN ,  SUVARNA PUNEET HARISCHANDRA ,  KRIVOKAPIC ZORAN

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/423 ,  H01L29/94

Abstract: Eine Gate-Elektrodenstruktur eines Transistorelements ist als eine Reihenschaltung eines negativen Kondensatorbereichs und eines potentialfreien Elektrodenbereichs vorgesehen. Bei der Herstellung des negativen Kondensatorbereichs wird der Wert der negativen Kapazität auf der Grundlage zweier unterschiedlicher Mechanismen oder Fertigungsprozesse eingestellt, wodurch eine verbesserte Anpassung des potentialfreien Gate-Elektrodenbereichs mit positiver Kapazität und des negativen Kondensatorbereichs erreicht wird. Beispielsweise werden die Schichtdicke des ferroelektrischen Materials und die wirksame kapazitive Fläche des dielektrischen Materials auf der Grundlage unabhängiger Fertigungsprozesse eingestellt.

公开(公告)号：DE112004001117B4

公开(公告)日：2011-12-01

申请号：DE112004001117

申请日：2004-06-05

Applicant: GLOBALFOUNDRIES INC

Inventor： KRIVOKAPIC ZORAN

IPC: H01L21/84 ,  H01L21/336 ,  H01L27/12 ,  H01L29/10 ,  H01L29/423 ,  H01L29/786

Abstract: Verfahren zur Herstellung eines Halbleiterbauelements, mit: Bereitstellen eines Halbleitersubstrats (12), mit einer Schicht aus Halbleitermaterial (22), die auf einem dielektrischen Material (24) angeordnet ist; Bilden einer Mesa-Struktur (14) aus dem Halbleitersubstrat (12), wobei die Mesa-Struktur (14) eine obere Fläche und eine erste (16) und eine zweite (18) Seitenwand aufweist; Unterätzen eines Teils des Halbleitermaterials (22), wobei sich die erste (16) und die zweite (18) Seitenwand unter die obere Fläche (20) erstrecken; Bilden einer Gatestruktur (42) über der Mesa-Struktur (14), wobei die Gatestruktur (42) ein Gate (38) und ein Gatedielektrikum (40) umfasst, wobei das Gate (38) eine Gateoberfläche (44) und eine erste (46) und eine zweite (47) Seite aufweist, und wobei ein erster und ein zweiter Bereich des Gatedielektrikums (40) gegenüberliegende Seiten (48, 49) des Halbleitermaterials (22) umhüllen und entsprechend an der ersten (16) und der zweiten (18) Seitenwand angeordnet sind; und Dotieren von Bereichen...

公开(公告)号：DE102012201789B4

公开(公告)日：2018-07-12

申请号：DE102012201789

申请日：2012-02-07

Applicant: GLOBALFOUNDRIES INC

Inventor： CHEN AN ,  KRIVOKAPIC ZORAN

IPC: H01L27/22 ,  G11C11/14 ,  H01L29/82 ,  H01L43/08 ,  H03K19/19

Abstract: Logikschaltung mit:einem ersten ferromagnetischen Element mit einer ersten ferromagnetischen Schicht, einer ersten festgelegten Schicht mit einer ersten fixierten Magnetisierungsrichtung und einer ersten isolierenden Schicht, die zwischen der ersten festgelegten Schicht und der ersten ferromagnetischen Schicht angeordnet ist, wobei die Magnetisierungsrichtung der ersten ferromagnetischen Schicht durch einen Tunnelstrom gesteuert wird, der zwischen der ersten ferromagnetischen Schicht und der ersten festgelegten Schicht fließt;einem zweiten ferromagnetischen Element mit einer zweiten ferromagnetischen Schicht, einer zweiten festgelegten Schicht mit einer zweiten fixierten Magnetisierungsrichtung und einer zweiten isolierenden Schicht, die zwischen der zweiten festgelegten Schicht und der zweiten ferromagnetischen Schicht angeordnet ist; undeinem ersten Transistor, der mit dem ersten ferromagnetischen Element gekoppelt ist, wobei der erste Transistor und das erste ferromagnetische Element zwischen einem Massereferenzspannungsknoten und einem Versorgungsreferenzspannungsknoten in Reihe geschaltet sind, und wobei der erste Transistor ausgebildet ist, einen ersten Strom durch das erste ferromagnetische Element fließen zu lassen, wobei der erste Strom eine Magnetisierungsrichtung der ersten ferromagnetischen Schicht beeinflusst und wobei die Magnetisierungsrichtung der ersten ferromagnetischen Schicht eine Magnetisierungsrichtung der zweiten ferromagnetischen Schicht beeinflusst; und wobeidie erste fixierte Magnetisierungsrichtung zu einer Längsachse des ersten ferromagnetischen Elements ausgerichtet ist;die zweite fixierte Magnetisierungsrichtung zu einer Längsachse des zweiten ferromagnetischen Elements ausgerichtet ist; unddie Längsachse des ersten ferromagnetischen Elements und die Längsachse des zweiten ferromagnetischen Elements im Wesentlichen parallel zueinander sind; und weiterhin miteiner Eingangsstromanordnung mit einer ersten Stromquelle, die ausgebildet ist, einen Eingangsstrom in einer ersten Richtung bereitzustellen und einer zweiten Stromquelle, die ausgebildet ist, einen Eingangsstrom in einer entgegengesetzten Richtung bereitzustellen, und mit einem Schaltelement, das zwischen den Eingangsstromquellen und dem ersten Transistor angeschlossen ist;wobei in einer ersten Zustand des Schaltelements die erste Stromquelle einen Eingangsstrom bereitstellt, der in Richtung von dem Massereferenzspannungsknoten zu dem Versorgungsreferenzspannungsknoten fließt und zu einem Tunnelstrom führt, der von der ersten festgelegten Schicht zu der ersten ferromagnetischen Schicht fließt, wenn der erste Transistor angeschaltet ist; undwobei in einer zweiten Zustand des Schaltelements die zweite Stromquelle einen Eingangsstrom bereitstellt, der in Richtung von dem Versorgungsreferenzspannungsknoten zu dem Massereferenzspannungsknoten fließt und zu einem Tunnelstrom führt, der von der ersten ferromagnetischen Schicht zu der ersten festgelegten ferromagnetischen Schicht fließt, wenn der erste Transistor angeschaltet ist.