公开(公告)号：DE102018207344A1

公开(公告)日：2019-03-21

申请号：DE102018207344

申请日：2018-05-11

Applicant: GLOBALFOUNDRIES INC

Inventor： XIE RUILONG ,  LIEBMANN LARS ,  ZANG HUI ,  BENTLEY STEVEN

IPC: H01L21/8234 ,  H01L27/088

Abstract: Es wird ein Verfahren zum Bilden einer integrierten Schaltung (IC) beschrieben, das mehrere vertikale Feldeffekttransistoren (VFETs) umfasst (z. B. in einer VFET-Anordnung). In dem Verfahren werden selbstausgerichtete Gates für jedes Paar von VFETs und eine selbstausgerichtete Gateerweiterung zum Kontaktieren dieser selbstausgerichteten Gates im Wesentlichen gleichzeitig gebildet, sodass sich die Gates um ein Paar von Halbleiterfinnen wickeln, die sich in einer Ausrichtung befinden, in der sie Ende an Ende ausgerichtet sind, und sodass die Gateerweiterung den Raum zwischen benachbarten Enden dieser Halbleiterfinnen füllt. Durch Bildung von selbstausgerichteten Gates und einer selbstausgerichteten Gateerweiterung für ein Paar von VFETs vermeidet das Verfahren den Bedarf an einer lithografischen Strukturierung von Erweiterungsschnittisolationsbereichen zwischen benachbarten Paaren von VFETs in einer VFET-Anordnung. Demzufolge ermöglicht das Verfahren eine Umsetzung von VFET-Anordnungsdesigns mit einem verringerten Finnenabstand, ohne Defekte zu erzeugen, die z. B. durch Überlagerungsfehler hervorgerufen werden. Hierin wird auch ein IC beschrieben, der gemäß dem Verfahren gebildet wird.

公开(公告)号：DE102014201625B4

公开(公告)日：2015-08-20

申请号：DE102014201625

申请日：2014-01-30

Applicant: GLOBALFOUNDRIES INC

Inventor： PAWLAK BARTLOMIEJ JAN ,  BENTLEY STEVEN ,  JACOB AJEY

IPC: H01L21/336 ,  H01L21/8238

Abstract: Verfahren zum Bilden einer Vorrichtung, umfassend: Bilden einer Dornstruktur mit Seitenwänden; Durchführen eines Oxidationsprozesses zum Oxidieren von wenigstens einem Bereich der Dornstruktur, um dadurch an den Seitenwänden der Dornstruktur oxidierte Bereiche festzulegen; Entfernen der oxidierten Bereiche, um dadurch eine Dornstruktur mit verringerter Dicke festzulegen; Bilden einer Vielzahl von Stegen an der Dornstruktur mit verringerter Dicke; und Durchführen eines Ätzprozesses, um wenigstens einen Bereich der Dornstruktur mit verringerter Dicke selektiv zu entfernen, so dass dadurch von jedem der Stege wenigstens ein Bereich freigelegt wird.

公开(公告)号：DE102019208418A1

公开(公告)日：2020-01-09

申请号：DE102019208418

申请日：2019-06-11

Applicant: GLOBALFOUNDRIES INC

Inventor： SOSS STEVEN ,  BENTLEY STEVEN

IPC: H01L21/8238

Abstract: Die vorliegende Erfindung betrifft verschiedene Ausführungsformen eines Verfahrens zum Bilden von Replacement-Gate-Strukturen für vertikale Transistoren. Ein hier offenbartes anschauliches Verfahren umfasst unter anderem ein Bilden von ersten und zweiten vertikalen Halbleiterstrukturen, ein Bilden von ersten und zweiten Opferabstandshaltern entsprechend neben den Kanalbereichen der ersten und zweiten vertikalen Halbleiterstrukturen, wobei ein Ringabstandshalter neben den ersten und zweiten Opferabstandshaltern gebildet wird, ein Entfernen von Endabschnitten des Ringabstandshalters, um Endabschnitte der ersten und zweiten Opferabstandshalter freizulegen, ein Ersetzen des ersten Opferabstandshalters durch eine erste Replacement-Gate-Struktur, die eine erste Gateisolationsschicht und ein erstes leitfähiges Gate-Material umfasst, und ein Ersetzen des zweiten Opferabstandshalters durch eine zweite Replacement-Gate-Struktur, die eine zweite Gateisolationsschicht und ein zweites leitfähiges Gate-Material umfasst, ein Entfernen verbleibender Teile des Ringabstandshalters, um einen Abstandshalterhohlraum zu definieren, und ein Bilden eines dielektrischen Materials in dem Abstandshalterhohlraum.

公开(公告)号：DE102014201625A1

公开(公告)日：2014-08-07

申请号：DE102014201625

申请日：2014-01-30

Applicant: GLOBALFOUNDRIES INC

Inventor： PAWLAK BARTLOMIEJ JAN ,  BENTLEY STEVEN ,  JACOB AJEY

IPC: H01L21/336 ,  H01L21/31 ,  H01L21/8234

Abstract: Ein anschauliches hierin offenbartes Verfahren umfasst ein Bilden einer Dornstruktur über einem Halbleitersubstrat, ein Durchführen eines Oxidationsprozesses zum Oxidieren von wenigstens einem Bereich der Dornstruktur, so dass dadurch an der Dornstruktur oxidierte Bereiche festgelegt werden, ein Entfernen der oxidierten Bereiche, um dadurch eine Dornstruktur mit verringerter Dicke festzulegen, ein Bilden einer Vielzahl von Stegen an der Dornstruktur mit verringerter Dicke und ein Durchführen von einem Ätzprozess zum selektiven Entfernen von wenigstens einem Bereich der Dornstruktur mit verringerter Dicke, so dass dadurch von jedem der Stege wenigstens ein Bereich freigelegt wird.

公开(公告)号：DE102018218518A1

公开(公告)日：2019-05-23

申请号：DE102018218518

申请日：2018-10-30

Applicant: GLOBALFOUNDRIES INC

Inventor： FROUGIER JULIEN ,  XIE RUILONG ,  BENTLEY STEVEN ,  SUVARNA PUNET HARISCHANDRA

IPC: H01L27/088 ,  H01L21/8234

Abstract: Verfahren bilden integrierte Schaltungsstrukturen, die Isolationselemente, die sich in ein Substrat erstrecken, und Source/Drain-Bereiche eines ersten Transistors umfassen, die die Isolationselemente kontaktieren. Die Isolationselemente erstrecken sich von dem Substrat zu den Source/Drain-Bereichen des ersten Transistors. Isolationsschichten kontaktieren die Source/Drain-Bereiche des ersten Transistors und Source/Drain-Bereiche eines zweiten Transistors kontaktieren auch die Isolationsschichten. Demzufolge befinden sich die Isolationsschichten zwischen den Source/Drain-Bereichen des ersten Transistors und den Source/Drain-Bereichen des zweiten Transistors. Kanalgebiete des ersten Transistors kontaktieren die Source/Drain-Bereiche des ersten Transistors und erstrecken sich dazwischen. Kanalgebiete des zweiten Transistors kontaktieren die Source/Drain-Bereiche des zweiten Transistors und erstrecken sich dazwischen. Ein Gateleiter umgibt Seiten des Kanalgebiets des ersten Transistors und des Kanalgebiets des zweiten Transistors.

公开(公告)号：DE102018217684A1

公开(公告)日：2019-04-18

申请号：DE102018217684

申请日：2018-10-16

Applicant: GLOBALFOUNDRIES INC

Inventor： GALATAGE ROHIT ,  BENTLEY STEVEN ,  SUVARNA PUNEET HARISCHANDRA ,  KRIVOKAPIC ZORAN

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/423 ,  H01L29/94

Abstract: Eine Gate-Elektrodenstruktur eines Transistorelements ist als eine Reihenschaltung eines negativen Kondensatorbereichs und eines potentialfreien Elektrodenbereichs vorgesehen. Bei der Herstellung des negativen Kondensatorbereichs wird der Wert der negativen Kapazität auf der Grundlage zweier unterschiedlicher Mechanismen oder Fertigungsprozesse eingestellt, wodurch eine verbesserte Anpassung des potentialfreien Gate-Elektrodenbereichs mit positiver Kapazität und des negativen Kondensatorbereichs erreicht wird. Beispielsweise werden die Schichtdicke des ferroelektrischen Materials und die wirksame kapazitive Fläche des dielektrischen Materials auf der Grundlage unabhängiger Fertigungsprozesse eingestellt.

公开(公告)号：DE102014223911A1

公开(公告)日：2015-07-30

申请号：DE102014223911

申请日：2014-11-25

Applicant: GLOBALFOUNDRIES INC

Inventor： FRONHEISER JODY A ,  KRISHNAN BHARAT V ,  AKARVARDAR MURAT KEREM ,  BENTLEY STEVEN ,  JACOB AJEY POOVANNUMMOOTTIL ,  LIU JINPING

IPC: H01L29/78 ,  H01L21/20 ,  H01L21/336 ,  H01L27/12 ,  H01L29/04

Abstract: Eine hierin offenbarte anschauliche Vorrichtung umfasst einen Fin, der in einem Halbleitersubstrat mit einer Kristallstruktur festgelegt ist, wobei wenigstens eine Seitenwand des Fins in einer im Wesentlichen -Kristallrichtung des Substrats angeordnet ist, eine Gatestruktur, die um den Fin angeordnet ist, einen äußersten Seitenwandabstandshalter, der an gegenüberliegenden Seiten der Gatestruktur angeordnet ist, und ein Epi-Halbleitermaterial, das um Bereiche des Fins gebildet ist, die seitlich außerhalb des äußersten Seitenwandabstandshalters in den Source-/Drainbereichen der Vorrichtung angeordnet sind, wobei das Epi-Halbleitermaterial entlang der Seitenwände des Fins eine im Wesentlichen gleichförmige Dicke aufweist.