公开(公告)号：DE112012004340B4

公开(公告)日：2018-05-09

申请号：DE112012004340

申请日：2012-10-03

Applicant: GLOBALFOUNDRIES INC

Inventor： LUCE STEPHEN E ,  STAMPER ANTHONY K

IPC: B81C1/00

Abstract: Verfahren, das aufweist:Bereitstellen von mindestens zwei Einheiten (16), welche CMOS-, BiCMOS-, DRAM-, FLASH- oder passive Einheiten (16) sind, derart, dass die Einheiten (16) in einer aktiven Siliziumschicht (14) ausgebildet und durch flache Grabenisolations-Strukturen (20) voneinander getrennt sind;Ausbilden eines mit einem ersten Opfermaterial (25) ausgefüllten Bereichs auf der aktiven Siliziumschicht (14);Bereitstellen einer ersten Isolatorschicht (22) über dem ersten Opfermaterial (25), den Einheiten (16) und der Grabenisolations-Strukturen (20);Bilden wenigstens eines Trägers (44) oberhalb der ersten Isolatorschicht (22), wobei der Träger (44) ein Material aus amorphem Silicium (29) und mindestens eine Dünnschicht (26) eines piezoelektrischen Wandlers aufweist;Bereitstellen eines zweiten Isolatormaterials (32) über und benachbart zu dem Träger (44);Bilden eines Durchkontakts (50) durch das zweite Isolatormaterial (32) hindurch und Freilegen des ersten Opfermaterials (25), das unter dem Träger (44) liegt;Bereitstellen eines zweiten Opfermaterials (36) in dem Durchkontakt (50) und über dem Träger (44);Bereitstellen einer Kappe (38) auf dem zweiten Opfermaterial (36) und über dem zweiten Isolatormaterial (32), wobei das zweite Opfermaterial (36) vollständig von der Kappe (38) abgedeckt wird; undAbführen des ersten Opfermaterials (25) und des zweiten Opfermaterials (36) in einem Verfahrensschritt durch die Öffnung (40) der Kappe (38) hindurch, um einen oberen Hohlraum (42a) oberhalb des Trägers (44) und einen unteren Hohlraum (42b) unterhalb des Trägers (44) zu bilden, wobei die Größe und Form des unteren Hohlraums (42b) durch die Größe und Form des ersten Opfermaterials (25) bestimmt wird.