公开(公告)号：DE102012217489B4

公开(公告)日：2017-04-20

申请号：DE102012217489

申请日：2012-09-26

Applicant: GLOBALFOUNDRIES INC

Inventor： WEHELLA-GAMAGE DEEPAL ,  ONTALUS VIOREL

IPC: H01L21/336 ,  H01L21/283 ,  H01L21/76 ,  H01L21/84 ,  H01L29/78

Abstract: Verfahren zum Bilden eines Transistors, aufweisend: Erzeugen einer Transistorzone (123a, 123b) in einem Substrat; wobei die Transistorzone (123a, 123b) durch eine oder mehrere Zonen flacher Grabenisolierungen (STI) (105), die in dem Substrat gebildet sind, von dem Rest des Substrats getrennt wird, so dass sie eine Kanalzone, eine Source-Zone und eine Drain-Zone aufweist; wobei die STI-Zonen (105) eine Höhe aufweisen, die höher als die Transistorzone (123a, 123b) des Substrats ist; und wobei die Kanalzone einen auf ihr befindlichen Gate-Stapel aufweist; Bilden von Abstandhaltern an Seitenwänden der STI-Zonen (105) über der Transistorzone (123a, 123b); Erzeugen von Aussparungen (203) in der Source-Zone und der Drain-Zone, wobei die Abstandhalter (202) zumindest einen Abschnitt des Materials des Substrats unterhalb der Abstandhalter entlang Seitenwänden der STI-Zonen (105) schützen; und epitaxiales Anwachsen von Source- und Drain-Zone des Transistors in den Aussparungen (203).