-
公开(公告)号:BRPI0015717B1
公开(公告)日:2018-03-13
申请号:BRPI0015717
申请日:2000-12-21
Applicant: IBM
Inventor: ANTHONY MATTEO GALLO , BRIAN MITCHELL BASS , FABRICE JEAN VERPLANKEN , GORDON TAYLOR DAVIS , JEAN LOUIS CALVIGNAC , MARCO HEDDES , MICHAEL STEVEN SIEGEL , ROSS BODY LEAVENS , STEVEN KENNETH JENKINSS
Abstract: "método e sistema para classificação de quadro e protocolo". um sistema e método para classificação de protocolo de quadro e processamento em um sistema para processamento de dados (por exemplo, comutação ou roteamento de pacotes de dados ou quadros). a presente invenção inclui analisar uma porção do quadro de acordo com testes predeterminados, então armazenar características chave do pacote para uso em processamento subseqüente do quadro. as características chave para o quadro (ou unidade de informação de entrada) incluem o tipo de protocolo da camada 3 utilizado no quadro, a técnica de encapsulamento da camada 2, o endereço da instrução inicial, flags indicando se o quadro utiliza uma rede de área local virtual e a identidade do fluxo de dados ao qual o quadro pertence. muito da análise de preferência é feita utilizando hardware de modo que ela pode ser completada rapidamente e em um período de tempo uniforme. as características armazenadas do quadro são então utilizadas pelo complexo de processamento da rede em seu processamento do quadro. o processador é pré-condicionado com um endereço de instrução inicial e a localização do começo do cabeçalho da camada 3 bem como flags para o tipo de quadro. ou seja, o endereço da instrução ou ponto de entrada de código é utilizado pelo processador para começar o processamento para um quadro no local certo, baseado no tipo de quadro. endereços de instrução adicionais podem ser empilhados e utilizados seqüencialmente em ramificações para evitar testes e instruções de ramificação adicionais. adicionalmente, os quadros compreendendo um fluxo de dados podem ser processados e enviados na mesma ordem na qual eles são recebidos.
-
公开(公告)号:BRPI0015717B8
公开(公告)日:2020-05-26
申请号:BRPI0015717
申请日:2000-12-21
Applicant: IBM
Inventor: ANTHONY MATTEO GALLO , BRIAN MITCHELL BASS , FABRICE JEAN VERPLANKEN , GORDON TAYLOR DAVIS , JEAN LOUIS CALVIGNAC , MARCO HEDDES , MICHAEL STEVEN SIEGEL , ROSS BOYD LEAVENS , STEVEN KENNETH JENKINSS
Abstract: "método e sistema para classificação de quadro e protocolo". um sistema e método para classificação de protocolo de quadro e processamento em um sistema para processamento de dados (por exemplo, comutação ou roteamento de pacotes de dados ou quadros). a presente invenção inclui analisar uma porção do quadro de acordo com testes predeterminados, então armazenar características chave do pacote para uso em processamento subseqüente do quadro. as características chave para o quadro (ou unidade de informação de entrada) incluem o tipo de protocolo da camada 3 utilizado no quadro, a técnica de encapsulamento da camada 2, o endereço da instrução inicial, flags indicando se o quadro utiliza uma rede de área local virtual e a identidade do fluxo de dados ao qual o quadro pertence. muito da análise de preferência é feita utilizando hardware de modo que ela pode ser completada rapidamente e em um período de tempo uniforme. as características armazenadas do quadro são então utilizadas pelo complexo de processamento da rede em seu processamento do quadro. o processador é pré-condicionado com um endereço de instrução inicial e a localização do começo do cabeçalho da camada 3 bem como flags para o tipo de quadro. ou seja, o endereço da instrução ou ponto de entrada de código é utilizado pelo processador para começar o processamento para um quadro no local certo, baseado no tipo de quadro. endereços de instrução adicionais podem ser empilhados e utilizados seqüencialmente em ramificações para evitar testes e instruções de ramificação adicionais. adicionalmente, os quadros compreendendo um fluxo de dados podem ser processados e enviados na mesma ordem na qual eles são recebidos.
-
公开(公告)号:MY122998A
公开(公告)日:2006-05-31
申请号:MYPI20010041
申请日:2001-01-05
Applicant: IBM
Inventor: BRIAN MITCHELL BASS , MICHAEL STEVEN SIEGEL , ANTHONY MATTEO GALLO , MARCO C HEDDES , JEAN LOUIS CALVIGNAC , STEVEN KENNETH JENKINS , GORDON TAYLOR DAVIS , ROSS BOYD LEAVENS , FABRICE JEAN VEPLANKEN
Abstract: A SYSTEM AND METHOD OF FRAME PROTOCOL CLASSIFICATION AND PROCESSING IN A SYSTEM FOR DATA PROCESSING (E.G, SWITCHING OR ROUTING DATA PACKETS OR FRAME). THE PRESENT INVENTION INCLUDES ANALYZING A PORTION OF THE FRAME ACCORDING TO PREDERTERMINED TESTS, THE STORING KEY CHARACTERISTICS OF THE PACKET FOR USE IN SUNSEQUENT PROCESSING OF THE FRAME. THE KEY CHARACTERISTICS FOR THE FRAME (OR INPUT INFORMATION UNIT) INCLUDE THE TYPE OFLAYER 3 PROTOCOL USED IN THE FRAME, THE LAYER 2 ENCAPSULATION TECHNIQUE, THE STARTING INSTRUCTION ADDRESS, FLAGS INDICATING WETHER THE FRAME USES A VIRTUAL LOCAL AREA NETWORK, AND THE IDENTITY OF THE DATA FLOW TO WHICH THE FRAME BELONGS. MUCH OF THE ANALYSIS IS PREFERABLY DONE USING HARDWARE SO THAT IT CAN BE COMPLETED QUIKLY AND IN A UNIFORM TIME PERIOD. THE STORED CHARACTERISTICS OF THE FRAME ARE THEN USED BY THE NETWORK PROCESSING COMPLEX IN ITS PROCESSING OF THE FRAME. THE PROCESSOR (12, 110) IS PRECONDITIONED WITH A STARTING INSTRUCTION ADDRESS AND THE LOCATION OF THE BGINNING OF THE LAYER 3 HEADER AS WELL AS FLAGS FOR THE TYPE OF FRAME. THAT IS, THE INSTRUCTION ADDRESS OR CODE ENTRY POINT IS USED BY THE PROCESSOR (12, 110) TO START PROCESSING FOR A FRAME AT THE RIGHT PLACE, BASED ON THE TYPE OF FRAME. ADDITIONAL INSTRUCTION ADDRESSES CAN BE STACKED AND USED SEQUENTIALLY AT BRANCHES TO AVOID ADDITIONAL TESTS AND BRANCHING INSTRUCTIONS. ADDITIONALLY, FRAMES COMPRISING A DATA FLOW CAN BE PROCESSED AND FORWARDED IN THE SAME ORDER IN WHICH THERE ARE RECEIVED. FIGURE 4
-
公开(公告)号:MY133997A
公开(公告)日:2007-11-30
申请号:MYPI20005467
申请日:2000-11-22
Applicant: IBM
Inventor: BRIAN MITCHELL BASS , METIN AYDEMIR , CLARK D JEFFERIES , SONIA KIANG ROVNER , MICHAEL STEVEN SIEGEL , ANTHONY MATTEO GALLO , BRAHMANAND KUMAR GORTI , MARCO C HEDDES
IPC: H04L47/30
Abstract: METHODS, APPARATUS AND PROGRAM PRODUCTS FOR CONTROLLING A FLOW OF A PLURALITY OF PACKETS IN A COMPUTER NETWORK ARE DISCLOSED. THE COMPUTER NETWORK INCLUDES A DEVICE DEFINING A QUEUE(20,24,28,34). THE METHODS APPARATUS AND PROGRAM PRODUCTS INCLUDE DETERMINING A QUEUE LEVEL FOR THE QUEUE AND DETERMINING AN OFFERED RATE OF THE PLURALITY OF THE PLURALITY OF PACKETS TO THE QUEUE(92). THEY ALSO INCLUDE CONTROLLING A TRANSMISSION FRACTION OF THE PLURALITY OF PACKETS TO OR FROM THE QUEUE, BASED ON THE QUEUE LEVEL, THE OFFERED RATE AND A PREVIOUS VALUE OF THE TRANSMISSION FRACTION SO THAT THE TRANSMISSION FRACTION AND THE QUEUE LEVEL ARE CRITICALLY DAMPED IF THE QUEUE LEVEL IS BETWEEN AT LEAST A FIRST QUEUE LEVEL AND A SECOND QUEUE LEVEL(94). SEVERAL EMBODIMENTS ARE DISCLOSED IN WHICH VARIOUS TECHNIQUES ARE USED TO DETERMINE THE MANNER OF THE CONTROL.FIG.12
-
公开(公告)号:MY127002A
公开(公告)日:2006-11-30
申请号:MYPI20005855
申请日:2000-12-13
Applicant: IBM
Inventor: BRIAN MITCHELL BASS , MICHAEL STEVEN SIEGEL , MARCO C HEDDES , JEAN LOUIS CALVIGNAC , STEVEN KENNETH JENKINS , MICHAEL RAYMOND TROMBLEY , FABRICE JEAN VERPLANKEN
IPC: G06F12/00 , G06F12/06 , G06F12/02 , G06F13/00 , G06F13/16 , G06F15/167 , G11C11/407 , H04L12/56
Abstract: THE ABILITY OF NETWORK PROCESSORS (50A, 50B, 50N) TO MOVE DATA TO AND FROM DYNAMIC RANDOM ACCESS MEMORY (DRAM) CHIPS (56, 58) USED COMPUTER SYSTEMS IS ENHANCED IN SEVERAL RESPECTS. IN ONE ASPECT OF THE INVENTION, TWO DOUBLE DATA RATE DRAMS ARE USED IN PARALLEL TO DOUBLE THE BANDWIDTH FOR INCREASED THROUGHPUT OF DATA. THE MOVEMENT OF DATA IS FURTHER IMPROVED BY SETTING 4 BANKS OF FULL 'READ' AND 4 BANKS OF FULL 'WRITE' BY THE NETWORK PROCESSOR FOR EVERY REPETITION OF THE DRAM TIME CLOCK. A SCHEME FOR RANDOMIZED 'READ' AND 'WRITE' ACCESS BY THE NETWORK PROCESSOR IS DISCLOSED. THIS SCHEME IS PARTICULARLY APPLICABLE TO NETWORKS SUCH AS ETHERNET THAT UTILIZE VARIABLE FRAME SIZES. (THE MOST ILLUSTRATIVE DRAWING IS FIGURE 2)
-
公开(公告)号:SG111013A1
公开(公告)日:2005-05-30
申请号:SG200007701
申请日:2000-12-28
Applicant: IBM
-
公开(公告)号:MXPA02005419A
公开(公告)日:2002-11-29
申请号:MXPA02005419
申请日:2000-12-21
Applicant: IBM
Inventor: BRIAN MITCHELL BASS
Abstract: Un sistema y metodo para clasificacion de protocolo de. cuadro y procesamiento en un sistema para procesamiento de datos (por ejemplo conmutacion o direccionamiento de paquetes o cuadros de datos). La presente invencion incluye analizar una porcion del cuadro de acuerdo con pruebas. predeterminadas, luego almacenar caracteristicas clave del paquete para utilizar en procesamiento subsecuente del cuadro. Las caracteristicas clave para el cuadro (o unidad de informacion de alimentacion) incluyen el tipo de protocolo capa 3 empleado en el cuadro, la tecnica de encapsulacion de capa 2, la direccion de instruccion de inicio, banderas que indican si el cuadro utiliza una red de area local virtual y la identidad del flujo de datos al cual pertenece el cuadro. Gran parte del analisis de preferencia se realiza utilizando equipo fisico, de manera tal que pueda completarse rapidamente y en un periodo de tiempo uniforme. Las caracteristicas almacenadas del cuadro luego se utilizan por el complejo de procesamiento de red en su procesamiento del cuadro. El procesador se pre-acondiciona con una direccion de instruccion de inicio o de partida y la ubicacion de inicio del cabezal de capa 3 al igual que banderas para el tipo de cuadro. Esto es, la direccion de instruccion o punto de entrada de codigo se utiliza por el procesador para empezar el procesamiento para un cuadro en el sitio correcto, con base en el tipo de cuadro. Pueden apilarse direcciones de instruccion adicionales y utilizarse secuencialmente en ramificaciones para evitar pruebas adicionales e instrucciones de ramificacion. Adicionalmente, cuadros que comprenden un* flujo de datos pueden procesarse y enviarse en el mismo orden en el que se recibieron.
-
公开(公告)号:HK1052263B
公开(公告)日:2006-02-03
申请号:HK03104440
申请日:2003-06-20
Applicant: IBM
-
公开(公告)号:SG90222A1
公开(公告)日:2002-07-23
申请号:SG200007697
申请日:2000-12-28
Applicant: IBM
Inventor: BRIAN MITCHELL BASS , JEAN LOUIS CALVIGNAC , MARCO C HEDDES , STEVEN KENNETH JENKINS , MICHAEL STEVEN SIEGEL , MICHAEL RAYMOND TROMBLEY , FABRICE JEAN VERPLANKEN
IPC: G06F12/06 , G06F12/00 , G06F12/02 , G06F13/00 , G06F13/16 , G06F15/167 , G11C11/407 , H04L12/56
Abstract: The ability of network processors to move data to and from dynamic random access memory (DRAM) chips used in computer systems is enhanced in several respects. In one aspect of the invention, two double data rate DRAMS are used in parallel to double the bandwidth for increased throughput of data. The movement of data is further improved by setting 4 banks of full "read' and 4 banks of full "write' by the network processor for every repetition of the DRAM time clock. A scheme for randomized "read' and "write' access by the network processor is disclosed. This scheme is particularly applicable to networks such as Ethernet that utilize variable frame sizes.
-
-
-
-
-
-
-
-