中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

17 records (took 0.018 seconds)

    Method and apparatus for adding qos level to packet, and computer program
    1.
    发明专利
    Method and apparatus for adding qos level to packet, and computer program 有权
    将QOS级别添加到分组的方法和装置以及计算机程序

    公开(公告)号：JP2012129997A

    公开(公告)日：2012-07-05

    申请号：JP2011265779

    申请日：2011-12-05

    Applicant: Internatl Business Mach Corp ,  インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation

    Inventor： FABRICE JEAN VERPLANKEN ,  ABEL FRANCOIS ,  BASSO CLAUDE ,  JEAN L CALVIGNAC ,  NATARAJAN VAIDHYANATHAN ,  COLIN B VERRILLI

    IPC: H04L12/801 ,  H04L12/851 ,  H04L12/911

    CPC classification number: H04L47/2441 ,  H04L69/22

    Abstract: PROBLEM TO BE SOLVED: To provide a method, an apparatus, and a computer program for adding a QOS level to a packet.SOLUTION: Syntax analysis of a multi layer network communication including a nest header by a continuous network layer is performed, and a value related to a priority or a quality of service requirement (a priority indicator value) for data of each individual layer distributed over a header group is extracted. Aggregated data (a composition aggregation priority value) is applied to a table where different possible composition aggregation priority values corresponding to a lower resolution quality level value are mapped. The priority indicator value or the composition aggregation priority value can be filtered, or masked, or compressed. In one embodiment, bit subsets different from each other for storing the priority indicator values are selected based on a logical port associated with a packet and the final priority indicator value applied to a discriminated sub-table having a mapping of quality level values suitable for the logical port.

    Abstract translation: 要解决的问题：提供一种用于向分组添加QOS级别的方法，装置和计算机程序。 解决方案：执行包括连续网络层的嵌套报头的多层网络通信的语法分析，并且与每个单独层的数据的优先级或服务质量要求（优先级指示符值）相关的值 提取分布在头组上的数据。 将聚合数据（合成聚合优先级值）应用于映射与较低分辨率质量等级值对应的不同可能组合聚合优先级值的表。 可以对优先级指示符值或组合聚合优先级值进行过滤，掩码或压缩。 在一个实施例中，基于与分组相关联的逻辑端口选择彼此不同的用于存储优先级指示符值的比特子集，并且应用于具有适合于所述优先级指示符的质量等级值的映射的被鉴别子表的最终优先级指示符值 逻辑端口 版权所有（C）2012，JPO＆INPIT

    método e sistema para classificação de quadro e protocolo
    4.
    发明专利
    método e sistema para classificação de quadro e protocolo 未知

    公开(公告)号：BRPI0015717B1

    公开(公告)日：2018-03-13

    申请号：BRPI0015717

    申请日：2000-12-21

    Applicant: IBM

    Inventor： ANTHONY MATTEO GALLO ,  BRIAN MITCHELL BASS ,  FABRICE JEAN VERPLANKEN ,  GORDON TAYLOR DAVIS ,  JEAN LOUIS CALVIGNAC ,  MARCO HEDDES ,  MICHAEL STEVEN SIEGEL ,  ROSS BODY LEAVENS ,  STEVEN KENNETH JENKINSS

    IPC: G06F9/46 ,  H04L12/28 ,  H04L12/46 ,  H04L12/56 ,  H04L45/60

    Abstract: "método e sistema para classificação de quadro e protocolo". um sistema e método para classificação de protocolo de quadro e processamento em um sistema para processamento de dados (por exemplo, comutação ou roteamento de pacotes de dados ou quadros). a presente invenção inclui analisar uma porção do quadro de acordo com testes predeterminados, então armazenar características chave do pacote para uso em processamento subseqüente do quadro. as características chave para o quadro (ou unidade de informação de entrada) incluem o tipo de protocolo da camada 3 utilizado no quadro, a técnica de encapsulamento da camada 2, o endereço da instrução inicial, flags indicando se o quadro utiliza uma rede de área local virtual e a identidade do fluxo de dados ao qual o quadro pertence. muito da análise de preferência é feita utilizando hardware de modo que ela pode ser completada rapidamente e em um período de tempo uniforme. as características armazenadas do quadro são então utilizadas pelo complexo de processamento da rede em seu processamento do quadro. o processador é pré-condicionado com um endereço de instrução inicial e a localização do começo do cabeçalho da camada 3 bem como flags para o tipo de quadro. ou seja, o endereço da instrução ou ponto de entrada de código é utilizado pelo processador para começar o processamento para um quadro no local certo, baseado no tipo de quadro. endereços de instrução adicionais podem ser empilhados e utilizados seqüencialmente em ramificações para evitar testes e instruções de ramificação adicionais. adicionalmente, os quadros compreendendo um fluxo de dados podem ser processados e enviados na mesma ordem na qual eles são recebidos.

    Host network controller
    6.
    发明专利
    Host network controller 未知

    公开(公告)号：GB2532208A

    公开(公告)日：2016-05-18

    申请号：GB201419821

    申请日：2014-11-07

    Applicant: IBM

    Inventor： FABRICE JEAN VERPLANKEN ,  CLAUDE BASSO ,  PHILIPPE DAMON

    IPC: H04L29/06 ,  G06F9/44

    Abstract: A host network controller for a network processor adapted to implement a Finite State Machine (FSM) for an operation adhering to a standardized communication protocol, wherein the finite state machine has fewer possible states than those defined for the operation in accordance with the standardized communication protocol. At least one register may be used to store the restricted set of state data. The network controller may also comprise a packet parser 207 adapted to parse a data packet and provide data to the at least one register based on the parsing result; and at least one action machine 208 adapted to implement one or more functions adhering to the standardized communication protocol based on the restricted set of state data stored in the at least one register. The at least one action machine may comprise a first action machine adapted to implement an operation state machine, a second action machine adapted to implement an instance identification parameter and a third action machine adapted to implement at least one channel filter each adhering to the standardized communication protocol. The states not included in the restricted set may include a transient state, a state that is not supported by the host network controller and a state wherein the host network controller is powered down. The standardized communication protocol may be the Network Controller-Sideband Interface (NC-SI) specification.

    método e sistema para classificação de quadro e protocolo
    7.
    发明专利
    método e sistema para classificação de quadro e protocolo 未知

    公开(公告)号：BRPI0015717B8

    公开(公告)日：2020-05-26

    申请号：BRPI0015717

    申请日：2000-12-21

    Applicant: IBM

    Inventor： ANTHONY MATTEO GALLO ,  BRIAN MITCHELL BASS ,  FABRICE JEAN VERPLANKEN ,  GORDON TAYLOR DAVIS ,  JEAN LOUIS CALVIGNAC ,  MARCO HEDDES ,  MICHAEL STEVEN SIEGEL ,  ROSS BOYD LEAVENS ,  STEVEN KENNETH JENKINSS

    IPC: G06F9/46 ,  H04L12/28 ,  H04L12/46 ,  H04L12/56 ,  H04L45/60

    Abstract: "método e sistema para classificação de quadro e protocolo". um sistema e método para classificação de protocolo de quadro e processamento em um sistema para processamento de dados (por exemplo, comutação ou roteamento de pacotes de dados ou quadros). a presente invenção inclui analisar uma porção do quadro de acordo com testes predeterminados, então armazenar características chave do pacote para uso em processamento subseqüente do quadro. as características chave para o quadro (ou unidade de informação de entrada) incluem o tipo de protocolo da camada 3 utilizado no quadro, a técnica de encapsulamento da camada 2, o endereço da instrução inicial, flags indicando se o quadro utiliza uma rede de área local virtual e a identidade do fluxo de dados ao qual o quadro pertence. muito da análise de preferência é feita utilizando hardware de modo que ela pode ser completada rapidamente e em um período de tempo uniforme. as características armazenadas do quadro são então utilizadas pelo complexo de processamento da rede em seu processamento do quadro. o processador é pré-condicionado com um endereço de instrução inicial e a localização do começo do cabeçalho da camada 3 bem como flags para o tipo de quadro. ou seja, o endereço da instrução ou ponto de entrada de código é utilizado pelo processador para começar o processamento para um quadro no local certo, baseado no tipo de quadro. endereços de instrução adicionais podem ser empilhados e utilizados seqüencialmente em ramificações para evitar testes e instruções de ramificação adicionais. adicionalmente, os quadros compreendendo um fluxo de dados podem ser processados e enviados na mesma ordem na qual eles são recebidos.

    Sticky and transient markers for a packet parser
    8.
    发明专利
    Sticky and transient markers for a packet parser 未知

    公开(公告)号：GB2532055B

    公开(公告)日：2016-12-14

    申请号：GB201419824

    申请日：2014-11-07

    Applicant: IBM

    Inventor： FABRICE JEAN VERPLANKEN ,  FRANCOIS ABEL ,  CLAUDE BASSO ,  PHILIPPE DAMON

    IPC: G06F9/44 ,  H04L45/74

    Abstract: A packet parser has a set of marker elements each comprising a one bit latch and connected to store flag values from the results of the application of parser rules. Some marker elements are connected to provide the stored marker values as input to the parser rule logic to be taken into account in the processing of subsequent parser rules and some are connected to control external hardware. Some markers are reset at the end of each packet. A special toggle marker element toggles its value when its address is selected and other marker elements are connected to store, when its own address is selected, the value of the toggle element. Other markers toggle their own value when selected.

    NC-SI port controller
    9.
    发明专利
    NC-SI port controller 未知

    公开(公告)号：GB2532052A

    公开(公告)日：2016-05-11

    申请号：GB201419817

    申请日：2014-11-07

    Applicant: IBM

    Inventor： FABRICE JEAN VERPLANKEN ,  FRANCOIS ABEL ,  CLAUDE BASSO ,  PHILIPPE DAMON

    IPC: G06F13/38 ,  H04L47/80 ,  H04L49/111

    Abstract: A NC-SI Port Controller (NPC) 23 of a Network Interface Controller (NIC) provides a sideband connection between the network 2 and a Baseboard Management Controller (BMC) 17. Pass-through traffic to and from the BMC are injected and extracted by the XBB 16 and RBB 6 units of the Host Ethernet Adapter 3 part of the NIC. Asynchronous event notification (AEN) pseudopackets giving status information about the NIC are compiled 28 and injected into the data route of the NPC that carries packets from the BMC. Both of those kinds of packet pass by a packet parser 30 with the AEN pseudo-packets being dropped but their content being assembled by the NPC into an AEN packet which is then injected into the data route of the NPC that carries packets bound for the BMC. The packet parser also identifies NC-SI requests from the BMC and provides response packets in the same way. The NPC may also comprise an arbiter 21, 22, to arbitrate traffic to or from the BMC.

    Data packet processing
    10.
    发明专利
    Data packet processing 未知

    公开(公告)号：GB2549442A

    公开(公告)日：2017-10-25

    申请号：GB201416837

    申请日：2014-09-24

    Applicant: IBM

    Inventor： FABRICE JEAN VERPLANKEN ,  FRANCOIS ABEL ,  CLAUDE BASSO ,  DAMON PHILIPPE

    IPC: G06F9/38

    Abstract: An action machine (i.e. a hardware accelerator) 300 for processing packet data in a network processor (101, fig. 1) comprises first 310 and second 320 data storage units adapted to store packet data and a processing unit 330 adapted to process data from the first and second data storage units. The first and second data storage units may comprise an array of registers. The first storage unit is adapted to be accessed by the processing unit and a unit external to the action machine, i.e. a packet parser (207, fig. 2) such that the parser may load packet data to first storage unit 310 as if it was a set of Target Input Registers (TIRs). The second storage unit 320 is a private or restricted access storage unit adapted to be only accessed by the processing unit 330. The action machine is suitable for general purpose processing of packet data fields of packets adhering to the Network Controller Sideband Interface (NC-SI) protocol and may be used as a slave picoprocessor, relieving the parser (207) of data processing.

Patent Agency Ranking