公开(公告)号：WO2013088283A3

公开(公告)日：2013-11-07

申请号：PCT/IB2012056562

申请日：2012-11-20

Applicant: IBM ,  IBM RES GMBH

Inventor： CAPARROS CABEZAS VICTORIA ,  JONGERIUS RIK ,  SCHMATZ MARTIN LEO ,  STANLEY-MARBELL PHILLIP

IPC: G06F12/14 ,  G06F12/08 ,  G06F13/16

CPC classification number: G06F12/0835 ,  G06F12/0804 ,  G06F12/14 ,  G06F13/1663

Abstract: It is proposed a method implemented by a logic of a computer memory control unit, wherein the control unit comprises at least one first interface and second interfaces and is adapted to be connected with a main physical memory via the first interface, and a set of N >= 2 non-cooperative processors via the second interfaces, and the logic is operatively coupled to said first and second interfaces. The method comprises receiving (S10), via said second interfaces, a request to access data of the main physical memory from a first processor of the set, evaluating (S20) if a second processor has previously accessed the data requested by the first processor, and deferring (S30) the request from the first processor when the evaluation (S20) is positive, or, granting (S40) the request from the first processor when the evaluation is negative.

Abstract translation: 提出了一种由计算机存储器控制单元的逻辑实现的方法，其中控制单元包括至少一个第一接口和第二接口，并且适于经由第一接口与主物理存储器连接，并且一组N > = 2个非协作处理器，并且逻辑可操作地耦合到所述第一和第二接口。 所述方法包括：从所述第二接口接收（S10）从所述组的第一处理器访问所述主物理存储器的数据的请求，如果第二处理器先前已经访问了由所述第一处理器请求的数据，则评估（S20） 以及当评估（S20）为肯定时推迟（S30）来自第一处理器的请求，或者当评估为否定时，授予（S40）来自第一处理器的请求。

公开(公告)号：DE112012004926T5

公开(公告)日：2014-08-14

申请号：DE112012004926

申请日：2012-11-20

Applicant: IBM

Inventor： CAPARROS CABEZAS VICTORIA ,  JONGERIUS RIK ,  SCHMATZ MARTIN LEO ,  STANLEY-MARBELL PHILLIP

IPC: G06F13/16 ,  G06F12/08 ,  G06F12/0804 ,  G06F12/0831

Abstract: Es wird ein durch eine Logik einer Computerspeicher-Steuereinheit realisiertes Verfahren vorgeschlagen, wobei die Steuereinheit mindestens eine erste Schnittstelle und zweite Schnittstellen aufweist und eingerichtet ist, über die erste Schnittstelle mit einem physischen Hauptspeicher und über die zweiten Schnittstellen mit einem Satz von N ≥ 2 nicht-zusammenarbeitenden Prozessoren verbunden zu werden, und die Logik betrieblich mit der ersten und den zweiten Schnittstellen verbunden ist. Das Verfahren weist über die zweiten Schnittstellen ein Empfangen (S10) einer Anfrage von einem ersten Prozessor des Satzes, um auf Daten des physischen Hauptspeichers zuzugreifen, ein Bewerten (S20), ob ein zweiter Prozessor zuvor auf die durch den ersten Prozessor angefragten Daten zugegriffen hat, und ein Ablehnen (S30) der Anfrage vom ersten Prozessor, wenn die Bewertung (S20) positiv ausfällt, oder ein Gewähren (S40) der Anfrage vom ersten Prozessor, wenn die Bewertung negativ ausfällt, auf.