中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

70 records (took 0.02 seconds)

    Processor, method for operating processor, and information processing system
    1.
    发明专利
    Processor, method for operating processor, and information processing system 有权
    处理器，操作处理器的方法和信息处理系统

    公开(公告)号：JP2009140502A

    公开(公告)日：2009-06-25

    申请号：JP2008311299

    申请日：2008-12-05

    Applicant: Internatl Business Mach Corp ,  インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation

    Inventor： RAYMOND CHEUNG YEUNG ,  MICHAEL KARL GSCHWIND ,  ROBERT ALAN PHILHOWER

    IPC: G06F9/38

    CPC classification number: G06F9/3844 ,  G06F9/3802 ,  G06F9/3804

    Abstract: PROBLEM TO BE SOLVED: To provide a method and device for prohibiting fetch throttling when a processor encounters a branch instruction with low reliability in an information processing system. SOLUTION: The information processing system comprises a processor 100 which throttles an instruction fetch unit 110 whenever an instruction group in a branch instruction queue (BIQ) 205 shows a reliability in accuracy of branch prediction of a branch instruction therein, but shows that the reliability is lower than a first predetermined threshold of reliability threshold. In one embodiment, the processor 100 includes a fetch throttle controller 200 which prohibits fetch throttling by the instruction fetch unit 110 when the reliability in accuracy of branch prediction for a specific currently issued branch instruction is lower than a second predetermined threshold of reliability threshold. COPYRIGHT: (C)2009,JPO&INPIT

    Abstract translation: 要解决的问题：提供一种当处理器在信息处理系统中遇到具有低可靠性的分支指令时，禁止取指节流的方法和装置。 解决方案：信息处理系统包括处理器100，每当分支指令队列（BIQ）205中的指令组显示其中的分支指令的分支预测的准确度的可靠性时，节制指令获取单元110，但是示出 可靠性低于可靠性阈值的第一预定阈值。 在一个实施例中，处理器100包括提取节流控制器200，当对于特定的当前发出的分支指令的分支预测的精度的可靠性低于可靠性阈值的第二预定阈值时，该指令节流控制器200禁止指令获取单元110的取指节流。 版权所有（C）2009，JPO＆INPIT

    GERENCIAMENTO DE PROCESSAMENTO ASSOCIADO COM FACILIDADES DE ARQUITETURA SELECIONADAS
    2.
    发明专利
    GERENCIAMENTO DE PROCESSAMENTO ASSOCIADO COM FACILIDADES DE ARQUITETURA SELECIONADAS 未知

    公开(公告)号：BR112016021603B1

    公开(公告)日：2022-10-18

    申请号：BR112016021603

    申请日：2015-03-09

    Applicant: IBM

    Inventor： MICHAEL KARL GSCHWIND

    IPC: G06F9/30 ,  G06F9/455

    Abstract: GERENCIAMENTO DE PROCESSAMENTO ASSOCIADO COM FACILIDADE DE ARQUITETURA SELECIONADAS. Uma instalação é fornecida que, quando instalada, remove de uma arquitetura uma função de arquitetura selecionada, de tal modo que a função não é capaz de ser ligada / desligada, independentemente de outros controles dentro do ambiente. Quando a unidade está instalada, a função de arquitetura não é suportada quando do processamento em um modo de arquitetura com base na arquitetura. É como se a função de arquitetura selecionada não está mais disponível na arquitetura, e, na verdade, o código de execução do mecanismo pode ter sido excluído, ignorado, ou de outra forma eliminado. Uma tal função de arquitetura é a tradução de endereço virtual, como a tradução de endereços virtual (DAT), e a arquitetura é, por exemplo, ESA / 390.

    Set table of contents (TOC) register instruction
    3.
    发明专利
    Set table of contents (TOC) register instruction 未知

    公开(公告)号：GB2581639B

    公开(公告)日：2022-01-05

    申请号：GB202005423

    申请日：2018-09-18

    Applicant: IBM

    Inventor： MICHAEL KARL GSCHWIND ,  VALENTINA SALAPURA

    IPC: G06F8/41 ,  G06F9/312

    Abstract: A Set Table of Contents (TOC) Register instruction. An instruction to provide a pointer to a reference data structure, such as a TOC, is obtained by a processor and executed. The executing includes determining a value for the pointer to the reference data structure, and storing the value in a location (e.g., a register) specified by the instruction.

    Método, suporte físico e equipamento para transformar especificadores de instrução de um ambiente computacional
    4.
    发明专利
    Método, suporte físico e equipamento para transformar especificadores de instrução de um ambiente computacional 未知

    公开(公告)号：BR112014022638B1

    公开(公告)日：2022-01-04

    申请号：BR112014022638

    申请日：2012-11-15

    Applicant: IBM

    Inventor： MICHAEL KARL GSCHWIND

    IPC: G06F9/455

    Abstract: equipamento, método e produto de programa de computador para transformar especificadores de instrução de um ambiente computacional. a emulação de instruções que incluem especificadores não contíguos torna-se mais fácil. o especificador não contíguo especifica um recurso de uma instrução, tal como um registro, utilizando campos múltiplos da instrução. por exemplo, campos múltiplos da instrução (e.g., dois campos) incluem bits que juntos designam um determinado registro a ser utilizado pela instrução. especificadores não contíguos de instruções definidas numa arquitetura de sistema ou equipamento computacional são transformados em especificadores contíguos utilizáveis por instruções definidas em outra arquitetura de sistema computacional. as instruções definidas na outra arquitetura de sistema computacional emulam as instruções definidas para a primeira arquitetura de sistema computacional.

    Integrating sign extensions for loads
    7.
    发明专利
    Integrating sign extensions for loads 未知

    公开(公告)号：GB2544894A

    公开(公告)日：2017-05-31

    申请号：GB201619797

    申请日：2016-11-23

    Applicant: IBM

    Inventor： MICHAEL KARL GSCHWIND

    IPC: G06F7/76 ,  G06F7/499

    Abstract: Providing sign extension in a computing environment using a rotator 300 which is provided with an address 308 and data size 309 of a data element 304 in memory and using the rotator to store the data element in a location 306 such as a register, which has a number of positions 310 such as byte positions. The data element has a number of subunits 302 which are aligned correctly with the positions of the location. The rotator replicates a value of a chosen data unit, such as the most significant byte, to one or more other positions of the location to sign extend the data element. The sign extension may be zero-extension by replicating a zero value to the remaining data positions. The sign extension can be performed by iterating backwards through the positions from the end of the data size of the location and copying the value of the chosen data unit to each position. Storing can be performed by iterating backwards through the position and copying each value of a data unit obtained from memory into the position.

    ADMINISTRACION DE PROCESAMIENTO ASOCIADO CON INSTALACIONES ARQUITECTONICAS SELECCIONADAS.
    9.
    发明专利
    ADMINISTRACION DE PROCESAMIENTO ASOCIADO CON INSTALACIONES ARQUITECTONICAS SELECCIONADAS. 未知

    公开(公告)号：MX2016011920A

    公开(公告)日：2016-12-09

    申请号：MX2016011920

    申请日：2015-03-09

    Applicant: IBM

    Inventor： MICHAEL KARL GSCHWIND ,  CHARLES GAINEY

    IPC: G06F9/455 ,  G06F9/30

    Abstract: Se proporciona una instalación que, cuando es instalada, remueve de una arquitectura una función arquitectónica seleccionada, de modo que la función no pueda ser encendida/apagada sin importar los otros controles dentro del ambiente. Cuando la instalación es instalada, la función arquitectónica no es soportada cuando se procesa en un modo arquitectónico basado en la arquitectura. Es decir, que si la función arquitectónica seleccionada ya no está disponible en la arquitectura, y en efecto, el código que implementa la instalación pudo haber sido borrado, eliminado, o suprimido de otro modo. Una función arquitectónica es la traducción de direcciones virtual, como la traducción de dirección dinámica (DAT), y la arquitectura es, por ejemplo, ESA/390.

Patent Agency Ranking