公开(公告)号：GB2595835A

公开(公告)日：2021-12-08

申请号：GB202113304

申请日：2020-02-14

Applicant: IBM

Inventor： TIMOTHY SLEGEL ,  ELPIDA TZORTZATOS

IPC: G06F9/315 ,  G06F21/62

Abstract: A single architected instruction to perform multiple functions is executed. The executing includes performing a first function of the multiple functions and a second function of the multiple functions. The first function includes moving a block of data from one location to another location, and the second function includes setting one portion of a storage key using one selected key and another portion of the storage key using another selected key. The storage key is associated with the block of data and controls access to the block of data. The first function and the second function are performed as part of the single architected instruction.

公开(公告)号：IL284466D0

公开(公告)日：2021-08-31

申请号：IL28446621

申请日：2021-06-29

Applicant: IBM ,  BRUCE C GIAMEI ,  ANTHONY T SOFIA ,  MATTHIAS KLEIN ,  SIMON WEISHAUPT ,  MARK S FARRELL ,  TIMOTHY SLEGEL ,  ASHUTOSH MISHRA ,  CHRISTIAN JACOBI

Inventor： BRUCE C GIAMEI ,  ANTHONY T SOFIA ,  MATTHIAS KLEIN ,  SIMON WEISHAUPT ,  MARK S FARRELL ,  TIMOTHY SLEGEL ,  ASHUTOSH MISHRA ,  CHRISTIAN JACOBI

IPC: G06F9/30 ,  G06F9/355 ,  G06F9/38 ,  H03M7/40

Abstract: An instruction to perform a function of a plurality of functions is obtained. The instruction is a single architected instruction of an instruction set architecture that complies to an industry standard for compression. The instruction is executed, and the executing includes performing the function specified by the instruction. The performing includes, based on the function being a compression function or a decompression function, transforming state of input data between an uncompressed form of the input data and a compressed form of the input data to provide a transformed state of data accessing. During performing the function, history relating to the function is accessed. The history is to be used in transforming the state of input data between the uncompressed form and the compressed form.

公开(公告)号：BR112014022727A2

公开(公告)日：2021-07-27

申请号：BR112014022727

申请日：2012-11-15

Applicant: IBM

Inventor： CHRISTIAN JACOBI ,  ERIC MARK SCHWARZ ,  JONATHAN DAVID BRADBURY ,  MICHAEL KARL GSCHWIND ,  TIMOTHY SLEGEL

IPC: G06F12/10

Abstract: instrução para carregar dados até uma fronteira de memória específica indicada pela instrução. uma instrução de carga para bloquear limite é provida que carrega um número variável de bytes de dados para um registrador enquanto garantindo que um limite de memória especificado não é cruzado. o limite pode ser especificado de um número de modos, incluindo, mas não limitado a um valor variável no texto da instrução, um valor de texto de instrução fixada codificado no opcode, ou um limite com base no registrador.

公开(公告)号：BR112016021216A2

公开(公告)日：2021-06-08

申请号：BR112016021216

申请日：2015-02-23

Applicant: IBM

Inventor： CHRISTIAN JACOBI ,  DAN GREINER ,  DONALD WILLIAM SCHMIDT ,  MARCEL MITRAN ,  TIMOTHY SLEGEL

IPC: G06F9/30 ,  G06F9/38 ,  G06F9/455 ,  G06F9/46

Abstract: instrução de fim de transção condicional uma instrução de fim de transação condicional é fornecida que permite que um programa em execução em um modo de execução transacional não restrito inspecione um local de armazenamento que é modificado por qualquer outra unidade de processamento central ou o subsistema de entrada / saída. com base nos dados inspecionados, a execução transacional pode ser encerrada ou interrompida, ou a decisão de encerrar / interromper pode ser adiada, por exemplo, até que um evento predefinido ocorra. por exemplo, quando a instrução é executada, o processador está num modo de execução da transação não restrita, e a profundidade de sobreposição de transação é uma no início da instrução, um segundo operando da instrução é inspecionado, e com base nos dados inspecionados, a execução da transação pode ser terminada ou interrompida, ou a decisão de terminar / abortar pode ser adiada, por exemplo, até que um evento predefinido ocorra, tal como o valor do segundo operando torna-se um valor pré-especificado, ou um intervalo de tempo for excedido.

公开(公告)号：BRPI0906426B1

公开(公告)日：2020-12-01

申请号：BRPI0906426

申请日：2009-01-05

Applicant: IBM

Inventor： CHARLES GAINEY JR ,  DAMIAN OSISEK ,  DAN GREINER ,  GUSTAV SITTMANN III ,  LISA HELLER ,  TIMOTHY SLEGEL

IPC: G06F12/10 ,  G06F12/14

Abstract: tradução de endereço dinâmica com gerenciamento de quadro. são descritas uma chave de conjunto e uma função de gerenciamento de limpeza de quadro definidas para uma arquitetura de máquina de um sistema de computador. em uma concretização, uma instrução de máquina é obtida que identifica um primeiro e segundo registro geral. é obtido do primeiro registro geral um campo de tamanho de quadro indicando se o quadro de armazenamento é um dentro um bloco de dados grande ou um bloco pequeno. é obtido do segundo registro geral um endereço de operando de um quadro de armazenamento mediante o qual a instrução deve ser realizada. se o quadro de armazenamento é um bloco pequeno, a instrução é realizada somente no bloco pequeno. se o quadro de armazenamento indicado é um bloco de dados grande, um endereço de operando de um primeiro bloco de dados inicial dentro do bloco de dados grande é obtido a partir do segundo registro geral. a instrução de gerenciamento de quadro é realizada em todos os blocos começando do primeiro bloco inicial.

公开(公告)号：BR112012033816B1

公开(公告)日：2020-12-01

申请号：BR112012033816

申请日：2010-11-08

Applicant: IBM

Inventor： DAMIAN OSISEK ,  DAN GREINER ,  LISA HELLER ,  TIMOTHY SLEGEL

IPC: G06F9/30 ,  G06F9/455

Abstract: facilidade de virtualização de função para bloquear função de instrução de uma instrução de múltiplas funções de um processador virtual. em um processador suportando a execução de uma pluralidade de funções de uma instrução, um valor de bloqueio de instrução é definido para bloquear uma ou mais da pluralidade de funções, de modo que uma tentativa de executar uma das funções bloqueadas, irá resultar em uma exce-ção de programa e a instrução não executará, no entanto, a mesma instrução será capaz de exe-cutar qualquer das funções que não são funções bloqueadas.

公开(公告)号：BRPI0906424B1

公开(公告)日：2020-10-20

申请号：BRPI0906424

申请日：2009-01-07

Applicant: IBM

Inventor： DAN GREINER ,  TIMOTHY SLEGEL

IPC: G06F9/312

Abstract: recurso de atributo de cache extraído e instrução consequente. em um método de operação, um sistema de computador é fornecido uma facilidade e instrução de máquina cache de uma arquitetura de computador para especificar um nível de cache de cache alvo e um atributo de cache alvo de interesse para obter um atributo de cache de um ou mais caches alvos. o atributo de cache solicitado do cache alvo em um registro.

公开(公告)号：BR112017007442A2

公开(公告)日：2018-01-16

申请号：BR112017007442

申请日：2015-09-14

Applicant: IBM

Inventor： BERND NERZ ,  CHRISTIAN JACOBI ,  DAMIAN OSISEK ,  DAN GREINER ,  DONALD WILLIAM SCHMIDT ,  FADI YUSUF BUSABA ,  FRANK LEHNERT ,  JEFFREY PAUL KUBALA ,  JONATHAN DAVID BRADBURY ,  LISA HELLER ,  MARK FARRELL ,  TIMOTHY SLEGEL

IPC: G06F9/455 ,  G06F9/48

Abstract: um sistema e método de implementação de um roteamento de prioridade modificado de uma interrupção de entrada/ saída (e / s). o sistema e método determina se a interrupção de e / s encontra-se pendente para um núcleo e se qualquer um de uma pluralidade de threads host do núcleo está habilitado para processamento de thread host da interrupção de acordo com a determinação de que a interrupção de e/s está pendente. além disso, o sistema e método determina se, pelo menos, uma da pluralidade de threads host habilitada para processamento de thread host é um estado de espera e, de acordo com a determinação de que a, pelo menos, uma da pluralidade de threads host habilitada para processamento de thread host está no estado de espera, encaminha a interrupção de e / s para uma thread host habilitada para o processamento de thread host e no estado de espera.

公开(公告)号：PT2834736T

公开(公告)日：2017-04-03

申请号：PT12878682

申请日：2012-11-22

Applicant: IBM

Inventor： DAN GREINER ,  TIMOTHY SLEGEL ,  CHRISTIAN JACOBI

IPC: G06F9/46 ,  G06F9/30 ,  G06F9/38

公开(公告)号：BR112019007567B8

公开(公告)日：2022-08-09

申请号：BR112019007567

申请日：2017-10-02

Applicant: IBM

Inventor： DAN GREINER ,  TIMOTHY SLEGEL ,  CHRISTIAN ZOELLIN ,  VOLODYMYR PAPROTSKI ,  TAMAS VISEGRADY ,  REINHARD THEODOR BUENDGEN ,  JONATHAN BRADBURY ,  ADITYA NITIN PURANIK ,  CHRISTIAN JACOBI

IPC: H04L9/06 ,  H04L9/32

Abstract: Uma instrução para executar cifragem e autenticação é executada. A execução inclui a cifragem de um conjunto de dados fornecidos pela instrução para obter dados cifrados e colocar os dados cifrados em um local designado. Ela inclui ainda a autenticação de um conjunto de dados adicional fornecido pela instrução, em que a autenticação gera pelo menos uma parte de uma etiqueta de autenticação de mensagens. Pelo menos uma parte da etiqueta de autenticação de mensagens é armazenada em um local.