公开(公告)号：DE112012004063T5

公开(公告)日：2014-07-03

申请号：DE112012004063

申请日：2012-07-25

Applicant: IBM

Inventor： MIWA YOHICHI ,  SAITOH MANABU ,  IZUMISAWA NAOTOKU

IPC: H02J1/00 ,  H02J1/10 ,  H02M3/00 ,  H02M7/12 ,  H02M7/23

Abstract: Die vorliegende Erfindung stellt eine Stromversorgungseinheit 100 bereit. Zu der Stromversorgungseinheit gehören: mindestens zwei oder mehr Netzgeräte 10 bis 12, die parallel zueinander geschaltet sind, wobei zu jedem Gerät einer der Gleichrichter 15 bis 17 gehört, um einen Gleichstrom von einer Gleichstromquelle oder einen Wechselstrom von einer Wechselstromquelle in eine GS-Nennleistung umzuwandeln, ein Erfassungsmittel 20 für das Erfassen einer Laststromrate von jedem der Netzgeräte, und ein Steuermittel 30. Das Steuermittel steuert den Betrieb der Netzgeräte, um die Gesamtmenge der Leistungsaufnahme pro Netzgerät zu verringern, die auf der Grundlage der GS-Nennleistung der Netzgeräte und des Wirkungsgrads jedes der Netzgeräte berechnet wurde, und die der Laststromrate entspricht. Folglich kann die Leistungsaufnahme der Stromversorgungseinheit gemäß dem Lastzustand und dem Wirkungsgrad der Netzgeräte angemessener verringert werden.

公开(公告)号：GB2508780A

公开(公告)日：2014-06-11

申请号：GB201405733

申请日：2012-07-25

Applicant: IBM

Inventor： SAITOH MANABU ,  MIWA YOHICHI ,  IZUMISAWA NAOTOKU

IPC: H02J1/10 ,  H02J3/00 ,  H02M7/23

Abstract: This invention provides a power supply device (100). The power supply device is equipped with two or more power supply units (10-12) connected in parallel with each other and including a rectifier (15-17) for converting DC power from a DC power supply or AC power from an AC power supply to a predetermined rated DC electric power, a detection means (20) for detecting the load current rate of the power supply unit, and a control means (30). The control means controls the operation of the power supply unit so as to reduce the total amount of power consumption of the power supply units, calculated on the basis of the rated DC electric power and the efficiency of each of the power supply units in response to the load current rate. As a result, it is possible to appropriately reduce power consumption by the power supply device according to load state and power supply unit efficiency.

公开(公告)号：GB2499765B

公开(公告)日：2014-02-19

申请号：GB201311211

申请日：2011-09-28

Applicant: IBM

Inventor： MINAMI AYA ,  MIWA YOHICHI

IPC: G06F12/08 ,  G06F12/0817 ,  G06F12/0831

公开(公告)号：DE112011104329T5

公开(公告)日：2013-09-26

申请号：DE112011104329

申请日：2011-09-28

Applicant: IBM

Inventor： MINAMI AYA ,  MIWA YOHICHI

IPC: G06F12/08 ,  G06F12/0817 ,  G06F12/0831

Abstract: Bereitgestellt wird die Erfindung eines Mehrkernsystems des Ringbustyps mit einem Lesen neuer Arbeitsspeicherdaten durch einen Kern, dessen einer Kern (anfordernder Kern) eine Leseanforderung nach Daten in einem Arbeitsspeicher ausführt. Das System beinhaltet einen Arbeitsspeicher, eine Hauptarbeitsspeicher-Steuereinheit zum Verbinden des Arbeitsspeichers mit einem Ringbus und mehrere mit dem Ringbus verbundene Kerne. Jeder der Kerne beinhaltet weiterhin eine Cachespeicher-Schnittstelle und eine Cachespeicher-Steuereinheit zum Steuern der Schnittstelle. Die Hauptarbeitsspeicher-Steuereinheit beinhaltet weiterhin ein Cachespeicher-Verlaufsprotokoll aller Kerne. Die Cachespeicher-Steuereinheit jedes mit dem Ringbus verbundenen Kerns führt ein Snooping des Inhalts der Anforderung über die Cachespeicher-Schnittstelle durch, und wenn der Cachespeicher eines durchlaufenen Kerns die Daten enthält, ein Steuern des Kerns, um die Anforderung zu empfangen und die Daten an den anfordernden Kern zurückzusenden. Wenn kein Kern, der mit dem Ringbus in der zur vorgegebenen Pfadrichtung entgegengesetzten Pfadrichtung verbunden ist, entsprechende Daten enthält, einen Schritt des Lesens der Daten aus dem Arbeitsspeicher in den anfordernden Kern.

公开(公告)号：GB2499765A

公开(公告)日：2013-08-28

申请号：GB201311211

申请日：2011-09-28

Applicant: IBM

Inventor： MINAMI AYA ,  MIWA YOHICHI

IPC: G06F12/08 ,  G06F12/0817 ,  G06F12/0831

Abstract: A ring bus multicore system provided with a novel function in which memory is read by the cores is provided. The ring bus multicore system has one core (requester core) that performs read requests for data that exists in memory. The system is provided with one memory, a main memory controller that connects the memory to the ring bus, and multiple cores connected to the ring bus. Each core includes a cache interface and a cache controller that controls the interface, and the main memory controller contains a data retention history for the caches of all cores. The cache controller for each core, through which requests that flow in a prescribed path direction from the requester core to the main memory controller are connected to the ring bus, looks at request content via the cache interface, and when a core cache that is connected in the prescribed path direction is holding target data, the core receives the request and returns the data to the requester core. When the core cache that is connected in the path direction is not holding data, the main memory controller references the history of each core. When a core that is connected to the ring bus in the opposite direction to the prescribed path direction is holding data, a request is sent to the core cache, and the data held by the cache is sent to the requester core by the core cache controller. When the core that is connected to the ring bus in the opposite direction to the prescribed path direction is not holding said data, a step in which data is read from memory and sent to the requester core is executed. The characterizing feature of this core system is that the history holds memory data for each core and includes flags for writing data to other cores. The reading of data by each core reduces the load on the main memory controller, and shortens the prescribed time for all memory access.