公开(公告)号：DE112012004333B4

公开(公告)日：2015-03-12

申请号：DE112012004333

申请日：2012-10-16

Applicant: IBM

Inventor： BANGSARUNTIP SARUNYA ,  CONEN GUY M ,  SLEIGHT HEFFREY W

IPC: H01L21/336 ,  B82Y10/00

Abstract: Verfahren zum Bilden einer Feldeffekttransistor-Einheit, wobei das Verfahren aufweist: Bilden eines Nanodrahts, der oberhalb eines Substrats aufgehängt wird; Bilden eines Dummy-Gate-Stapels auf einem Anteil des Substrats und um einen Anteil des Nanodrahts herum; Entfernen von freiliegenden Anteilen des Nanodrahts; epitaxiales Aufbauen von Verlängerungsanteilen des Nanodrahts aus freiliegenden Anteilen des Nanodrahts; Abscheiden einer Schicht aus einem Halbleitermaterial über freiliegenden Anteilen des Substrats, des Dummy-Gate-Stapels und der Verlängerungsanteile des Nanodrahts; Entfernen von Anteilen des Halbleitermaterials, um Seitenwand-Kontakt-Bereiche zu bilden, die angrenzend an den Dummy-Gate-Stapel angeordnet sind und sich in Kontakt mit den Verlängerungsanteilen des Nanodrahts befinden; Bilden eines Silicides auf freiliegenden Anteilen der Seitenwand-Kontakt-Bereiche; Abscheiden einer abdeckenden Schicht über dem Silicid und freiliegenden Anteilen des Dummy-Gate-Stapels und des Substrats; Entfernen von Anteilen der abdeckenden Schicht, um einen Anteil des Dummy-Gates freizulegen; Entfernen eines Anteils des Dummy-Gates, um den Nanodraht freizulegen; Abscheiden einer dielektrischen Schicht über freiliegenden Anteilen des Nanodrahts; Abscheiden einer leitfähigen Schicht über der dielektrischen Schicht; und Bilden einer abdeckenden Schicht über freiliegenden Anteilen der leitfähigen Schicht.

公开(公告)号：DE112012004333T5

公开(公告)日：2014-07-10

申请号：DE112012004333

申请日：2012-10-16

Applicant: IBM

Inventor： BANGSARUNTIP SARUNYA ,  CONEN GUY M ,  SLEIGHT HEFFREY W

IPC: H01L21/336

Abstract: Ein Verfahren zum Bilden einer Feldeffekttransistor-Einheit beinhaltet ein Bilden eines Nanodrahts, der oberhalb eines Substrats aufgehängt wird, ein Bilden eines Dummy-Gate-Stapels auf einem Anteil des Substrats und um einen Anteil des Nanodrahts herum, ein Entfernen von freiliegenden Anteilen des Nanodrahts, ein epitaxiales Aufbauen von Verlängerungsanteilen des Nanodrahts aus freiliegenden Anteilen des Nanodrahts, ein Abscheiden einer Schicht aus einem Halbleitermaterial über freiliegenden Anteilen des Substrats, des Dummy-Gate-Stapels und der Verlängerungsanteile des Nanodrahts sowie ein Entfernen von Anteilen des Halbleitermaterials, um Seitenwand-Kontakt-Bereiche zu bilden, die angrenzend an den Dummy-Gate-Stapel angeordnet sind und sich in Kontakt mit den Verlängerungsanteilen des Nanodrahts befinden.