-
公开(公告)号：DE112013000872T5
公开(公告)日：2014-10-30
申请号：DE112013000872
申请日：2013-01-15
Applicant: IBM
Inventor： HERTLE JUERGEN , MENOLFI CHRISTIAN I , TOIFL THOMAS H
Abstract: Eine Tastverhältnis-Einstellschaltung enthält einen Taktsignal-Eingangsknoten; einen Taktsignal-Ausgangsknoten; eine Steuerspannungs-Erzeugungsschaltung, die mit dem Taktsignal-Eingangsknoten verbunden ist; und einen ersten Inverter, der so eingerichtet ist, dass er ein Inverter-Eingangssignal empfängt, das eine Summe aus einem Eingangs-Taktsignal, das an dem Taktsignal-Eingangsknoten empfangen wird, und einer Steuerspannung, die von der Steuerspannungs-Erzeugungsschaltung empfangen wird, aufweist, und ein Ausgangs-Taktsignal an dem Taktsignal-Ausgangsknoten ausgibt, wobei eine Variation der Steuerspannung so eingerichtet ist, dass sie ein Tastverhältnis des Ausgangs-Taktsignals variiert.
-
公开(公告)号：GB2529686A
公开(公告)日：2016-03-02
申请号：GB201415289
申请日：2014-08-29
Applicant: IBM
Inventor： KULL LUKAS , TOIFL THOMAS H
Abstract: A latching comparator for a successive approximation analogue-to-digital converter comprises a differential amplifier pair 14a,14b which discharges the pre-charged nodes N1,N2 in dependence on the input potentials sn,sp. When the potential of one of the nodes N1, N2 falls sufficiently to turn on one of the transistors 13a or 13b regenerative operation of the inverter pairs 12a,13a and 13a,13 provides a logical output signal at nodes O1, O2. Charge is injected onto the nodes N1, N2 through capacitors 31a,31b shortly after the comparator is enabled, so that it takes longer for regenerative action to occur, thereby providing a longer integration time. The regenerative inverter pair is thus subjected to a larger differential voltage when regeneration finally commences, which allows a faster overall comparison to be obtained.
-
公开(公告)号：DE112013000872B4
公开(公告)日：2017-03-09
申请号：DE112013000872
申请日：2013-01-15
Applicant: IBM
Inventor： HERTLE JUERGEN , MENOLFI CHRISTIAN I , TOIFL THOMAS H
Abstract: Tastverhältnis-Einstellschaltung (200), die aufweist: einen ersten (206–210) und einen zweiten (211–215) Differenz-δV-Generator; eine veränderliche Stromquelle (201), die zum Liefern eines Eingangs-Stroms über einen ersten P-Type Feldeffekttransistor (pFET) (202) und einen ersten N-Type Feldeffekttransistor (nFET) (219) an den ersten und den zweiten Differenz-δV-Generator eingerichtet ist; einen Steuerspannungsinverter (218), der auf eine Auslöseschwellwert-Spannung des Steuerspannungsinverters vorgespannt ist und zum Ausgeben der Auslöseschwellwert-Spannung eingerichtet ist, wobei der erste Differenz-δV-Generator eine erste Steuerspannung, die gleich einer Summe aus der Auslöseschwellwert-Spannung und einer positiven Differenzspannung, die auf dem Eingangs-Strom beruht, ist, an einen ersten Inverter (223) ausgibt, wobei der zweite Differenz-δV-Generator eine zweite Steuerspannung, die gleich einer Summe aus der Auslöseschwellwert-Spannung und einer negativen Differenzspannung, die auf dem Eingangs-Strom beruht, ist, an einen zweiten Inverter (225) ausgibt; und den ersten Inverter (223), der eine Auslöseschwellwert-Spannung, die ungefähr gleich der Auslöseschwellwert-Spannung des Steuerspannungsinverters ist, hat und so eingerichtet ist, dass er ein erstes Inverter-Eingangssignal empfängt, das eine Summe aus einem ersten Eingangs-Taktsignal, das an einem ersten Taktsignal-Eingangsknoten (228) empfangen wird, und der ersten Steuerspannung, die von dem ersten Differenz-δV-Generator empfangen wird, aufweist und ein erstes Ausgangs-Taktsignal ausgibt, wobei eine Variation des Eingangs-Stroms durch die veränderliche Stromquelle so eingerichtet ist, dass ein Tastverhältnis des ersten Ausgangs-Taktsignals variiert wird; und den zweiten Inverter (224), der eine Auslöseschwellwert-Spannung, die ungefähr gleich der Auslöseschwellwert-Spannung des Steuerspannungsinverters ist, hat ...
-
公开(公告)号：GB2525428A
公开(公告)日：2015-10-28
申请号：GB201407261
申请日：2014-04-24
Applicant: IBM
Inventor： TOIFL THOMAS H , YUEKSEL HAZAR
IPC: H04L25/03
Abstract: A decision-feedback equalizer (DFE) receives an incoming data stream and provides a stream of bit data outputs, and comprises a number of comparators (35) for performing a comparison of an input data sample (xn) with a number of pre-determined threshold values stored in memory (33), at least one correction block (37) for receiving the comparison result of a respective one of the comparators (35) and for generating a plurality of intermediate results corrected based on the sign of the comparison result, and a multiplexer (32) for selecting from the set of intermediate results depending on the output data history (31) to provide the stream of bit data outputs.
-
-
-
Search Results
4
records
(took 0.017 seconds)
