公开(公告)号：CA2794154C

公开(公告)日：2019-09-10

申请号：CA2794154

申请日：2012-11-01

Applicant: IBM CANADA LTD IBM CANADA LIMITEE

Inventor： VASILEVSKIY ALEXANDER ,  TIAN YE

IPC: G06F8/30 ,  G06F8/41

Abstract: An illustrative embodiment of a computer-implemented process for generating short displacement instructions comprises performing code generation by a compiler to generate an instruction, determining, by a computer, whether the generated instruction supports long displacement and responsive to a determination that the generated instruction does not support long displacement, determining whether a short displacement budget is full. Responsive to a determination that the short displacement budget is not full, mark data associated with the instruction in a symbol table maintained by the compiler, increment the short displacement budget using a size of the marked data associated with the instruction and responsive to a determination that the short displacement budget is full, perform a low cost fix up.

公开(公告)号：DE112013002956T5

公开(公告)日：2015-03-12

申请号：DE112013002956

申请日：2013-05-20

Applicant: IBM

Inventor： PRASKY BRIAN ROBERT ,  VASILEVSKIY ALEXANDER ,  BONANNO JAMES JOSEPH ,  SIU JORAN ,  MITRAN MARCEL ,  SLEGEL TIMOTHY

IPC: G06F9/38

Abstract: Ausführungsformen betreffen das Vorabladen von Verzweigungsvorhersagen. Ein Aspekt beinhaltet ein System zum Vorabladen von Verzweigungsvorhersagen. Das System enthält einen Befehls-Cache-Speicher und einen Verzweigungsziel-Pufferspeicher (BTB), der mit einer Verarbeitungsschaltung verbunden ist, wobei die Verarbeitungsschaltung so konfiguriert ist, dass sie ein Verfahren durchführt. Das Verfahren beinhaltet das Abrufen einer Vielzahl von Befehlen in einem Befehlsstrom aus dem Befehls-Cache-Speicher und das Decodieren eines Verzweigungsvorhersage-Vorabladebefehls in dem Befehlsstrom. Auf der Grundlage des Verzweigungsvorhersage-Vorabladebefehls wird eine Adresse eines vorhergesagten Verzweigungsbefehls ermittelt. Auf der Grundlage des Verzweigungsvorhersage-Vorabladebefehls wird eine vorhergesagte Zieladresse ermittelt. In dem Verzweigungsvorhersage-Vorabladebefehl wird ein Maskenfeld erkannt und auf der Grundlage des Maskenfelds wird die Länge eines Verzweigungsbefehls ermittelt. Auf der Grundlage des Ausführens des Verzweigungsvorhersage-Vorabladebefehls werden die Adresse des vorhergesagten Verzweigungsbefehls, die Länge des Verzweigungsbefehls, der Typ der Verzweigung und die vorhergesagte Zieladresse vorab in den BTB geladen.

公开(公告)号：GB2517876A

公开(公告)日：2015-03-04

申请号：GB201500043

申请日：2013-05-20

Applicant: IBM

Inventor： PRASKY BRIAN ROBERT ,  VASILEVSKIY ALEXANDER ,  BONANNO JAMES JOSEPH ,  SIU JORAN ,  MITRAN MARCEL ,  SLEGEL TIMOTHY

IPC: G06F9/38 ,  G06F9/30

Abstract: Embodiments relate to branch prediction preloading. An aspect includes a system for branch prediction preloading. The system includes an instruction cache and branch target buffer (BTB) coupled to a processing circuit, the processing circuit configured to perform a method. The method includes fetching a plurality of instructions in an instruction stream from the instruction cache, and decoding a branch prediction preload instruction in the instruction stream. An address of a predicted branch instruction is determined based on the branch prediction preload instruction. A predicted target address is determined based on the branch prediction preload instruction. A mask field is identified in the branch prediction preload instruction, and a branch instruction length is determined based on the mask field. Based on executing the branch prediction preload instruction, the BTB is preloaded with the address of the predicted branch instruction, the branch instruction length, the branch type, and the predicted target address.

公开(公告)号：CA2794154A1

公开(公告)日：2014-05-01

申请号：CA2794154

申请日：2012-11-01

Applicant: IBM CANADA

Inventor： VASILEVSKIY ALEXANDER ,  TIAN YE

Abstract: An illustrative embodiment of a computer-implemented process for generating short displacement instructions comprises performing code generation by a compiler to generate an instruction, determining, by a computer, whether the generated instruction supports long displacement and responsive to a determination that the generated instruction does not support long displacement, determining whether a short displacement budget is full. Responsive to a determination that the short displacement budget is not full, mark data associated with the instruction in a symbol table maintained by the compiler, increment the short displacement budget using a size of the marked data associated with the instruction and responsive to a determination that the short displacement budget is full, perform a low cost fix up.