公开(公告)号：DE102012217489A1

公开(公告)日：2013-04-18

申请号：DE102012217489

申请日：2012-09-26

Applicant: IBM

Inventor： WEHELLA-GAMAGE DEEPAL ,  ONTALUS VIOREL

IPC: H01L21/336 ,  H01L21/283 ,  H01L21/76 ,  H01L21/84 ,  H01L29/78

Abstract: Eine Ausführungsform der vorliegenden Erfindung stellt ein Verfahren zum Bilden von Transistoren, z. B. Transistoren mit schmalem Kanal, bereit. Das Verfahren beinhaltet das Erzeugen einer Transistorzone in einem Substrat, wobei die Transistorzone durch eine oder mehrere Zonen flacher Grabenisolierungen (STI), die in dem Substrat gebildet sind, von dem Rest des Substrats getrennt wird, so dass sie eine Kanalzone, eine Source-Zone und eine Drain-Zone aufweist; wobei die STI-Zonen eine Höhe aufweisen, die höher als die Transistorzone des Substrats ist; und wobei die Kanalzone einen auf ihr befindlichen Gate-Stapel aufweist; das Bilden von Abstandhaltern an Seitenwänden der STI-Zonen über der Transistorzone; das Erzeugen von Aussparungen in der Source-Zone und der Drain-Zone, wobei die Abstandhalter zumindest einen Abschnitt des Materials des Substrats unterhalb der Abstandhalter entlang Seitenwänden der STI-Zonen schützen; und das epitaxiale Anwachsen von Source- und Drain-Zone des Transistors in den Aussparungen.

公开(公告)号：GB2495575B

公开(公告)日：2015-12-16

申请号：GB201213195

申请日：2012-07-25

Applicant: IBM

Inventor： WEHELLA-GAMAGE DEEPAL ,  ONTALUS VIOREL

IPC: H01L29/78 ,  H01L21/762

Abstract: Embodiment of the present invention provides a method of forming transistors such as narrow channel transistors. The method includes creating a transistor region in a substrate; the transistor region being separated from rest of the substrate, by one or more shallow trench isolation (STI) regions formed in the substrate, to include a channel region, a source region, and a drain region; the STI regions having a height higher than the transistor region of the substrate; and the channel region having a gate stack on top thereof; forming spacers at sidewalls of the STI regions above the transistor region; creating recesses in the source region and the drain region with the spacers preserving at least a portion of material of the substrate underneath the spacers along sidewalls of the STI regions; and epitaxially growing source and drain of the transistor in the recesses.

公开(公告)号：GB2495575A

公开(公告)日：2013-04-17

申请号：GB201213195

申请日：2012-07-25

Applicant: IBM

Inventor： WEHELLA-GAMAGE DEEPAL ,  ONTALUS VIOREL

IPC: H01L29/78 ,  H01L21/762

Abstract: A method of forming transistors 210, 220, such as narrow channel transistors, in which transistor regions 102a, 102b are created in a substrate, the transistor regions each being separated from the rest of the substrate by one or more shallow trench isolation (STI) regions 105 formed in the substrate; the STI regions having a height higher than the transistor regions of the substrate and channel regions of the transistors having gate stacks on top thereof; spacers 202 are formed at sidewalls of the STI regions above the transistor regions; recesses are created to form source and drain regions of the transistors with the spacers overhanging the substrate to preserve at least a portion of substrate material underneath the spacers along sidewalls of the STI regions; and source and drain stressor regions 204, 205 are epitaxially grown in the recesses.