公开(公告)号：DE112014000923T5

公开(公告)日：2015-11-05

申请号：DE112014000923

申请日：2014-06-18

Applicant: IBM ,  SIX SEMICONDUTORES

Inventor： GUENZLER TOBIAS ,  KAIGALA GOVIND ,  TREIBER TINO ,  AZPIROZ JAIONE TIRAPU ,  DELAMARCHE EMMANUEL ,  TEMIZ YUKSEL

IPC: B01L3/00

Abstract: Die vorliegende Erfindung betrifft vor allem einen Mikrofluidchip (1, 1a), aufweisend: einen Fließweg (22), der durch eine hydrophile Fläche definiert ist; einen Flüssigkeitseingang (24, 24a, 24b) auf einer Seite des Fließwegs; mindestens eine elektrische Schaltung (62), hier im Folgenden als DEP-Schaltung bezeichnet, welche mindestens ein Paar dielektrophoretischer Elektroden (E21, E22) aufweist, hier im Folgenden als DEP-Elektroden bezeichnet; wobei: sich jede der DEP-Elektroden quer zu dem Fließweg erstreckt; und die DEP-Schaltung so konfiguriert ist, dass sie auf der Höhe der DEP-Elektroden eine dielektrophoretische Kraft erzeugt, hier im Folgenden als DEP-Kraft bezeichnet. Der Chip kann ferner eine oder mehrere elektroosmotische Schaltungen aufweisen. Die vorliegende Erfindung betrifft ferner Verfahren zum Betreiben eines solchen Mikrofluldchips.

公开(公告)号：DE112014000923B4

公开(公告)日：2016-12-22

申请号：DE112014000923

申请日：2014-06-18

Applicant: IBM ,  SIX SEMICONDUTORES

Inventor： GUENZLER TOBIAS ,  KAIGALA GOVIND ,  TREIBER TINO ,  AZPIROZ JAIONE TIRAPU ,  DELAMARCHE EMMANUEL ,  TEMIZ YUKSEL

IPC: B81B1/00

Abstract: Mikrofluidchip (1, 1a), aufweisend: einen Fließweg (22), der durch eine hydrophile Fläche definiert ist; einen Flüssigkeitseingang (24, 24a, 24b) auf einer Seite des Fließwegs; mindestens eine elektrische Schaltung (62), hier im Folgenden als DEP-Schaltung bezeichnet, welche mindestens ein Paar dielektrophoretischer Elektroden (E21, E22) aufweist, hier im Folgenden als DEP-Elektroden bezeichnet; eine weitere elektrische Schaltung (64b, 64f), hier im Folgenden als EO-Schaltung bezeichnet, welche mindestens ein Paar elektroosmotischer Elektroden (E41, E42) aufweist, hier im Folgenden als EO-Elektroden bezeichnet, welche sich jeweils quer zu dem Fließweg erstrecken; mindestens eine weitere elektrische Schaltung (66, 76; 68, 78), hier im Folgenden als Steuerungsschaltung bezeichnet, welche mindestens ein Paar Steuerungselektroden (66, 68) aufweist, die sich in dem Fließweg erstrecken und ferner so konfiguriert sind, dass sie eine Veränderung einer elektrochemischen oder einer physikalischen Eigenschaft einer Flüssigkeit erfassen, die auf der Höhe des Steuerungselektrodenpaars fließt; wobei: sich jede der DEP-Elektroden quer zu dem Fließweg erstreckt; die DEP-Schaltung so konfiguriert ist, dass sie auf der Höhe der DEP-Elektroden eine dielektrophoretische Kraft erzeugt, hier im Folgenden als DEP-Kraft bezeichnet; sich das mindestens eine Paar DEP-Elektroden (E21, E22) und das mindestens eine Paar EO-Elektroden (E41, E42) an unterschiedlichen Stellen in dem Fließweg befinden; die EO-Schaltung so konfiguriert ist, dass sie eine elektroosmotische Kraft erzeugt, hier im Folgenden als EO-Kraft bezeichnet, wobei die EO-Schaltung vorzugsweise einen EO-Signalgenerator (74) aufweist, der in der EO-Schaltung verbunden ist, um der EO-Elektrode ein Wechselspannungssignal bereitzustellen, und ...

公开(公告)号：GB2515571A

公开(公告)日：2014-12-31

申请号：GB201311676

申请日：2013-06-28

Applicant: IBM ,  SIX SEMICONDUCTORES

Inventor： DELAMARCHE EMMANUEL ,  GUENZLER TOBIAS ,  TEMIZ YUKSEL ,  TREIBER TINO

IPC: B01L1/00

Abstract: A method of fabrication of a microfluidic chip comprises providing a substrate (10, figure 1), a face of which is covered by an electrically insulating layer 30, obtaining a resist layer (40, figure 9) covering one or more selected portions of the electrically insulating layer, at least a remaining portion of said electrically insulating layer not being covered by the resist layer, partially etching with a wet etchant a surface of the remaining portion of the electrically insulating layer to create a recess (40r) and/or an undercut (40u) under the resist layer, depositing an electrically conductive layer 50 on the etched surface (35) such that the electrically conductive layer reaches the created recess and/or undercut and removing the resist layer to expose a portion of the electrically insulating layer adjoining a contiguous portion of the electrically conductive layer. Also disclosed is a microfluidic chip obtainable by the method of the invention comprising an electrically conductive layer covering at least partly an electrically insulating layer, wherein an exposed surface of the electrically conductive layer adjoins an exposed surface of a contiguous portion of the electrically insulating layer.

公开(公告)号：DE112014001600B4

公开(公告)日：2016-11-03

申请号：DE112014001600

申请日：2014-06-18

Applicant: IBM ,  UNITEC SEMICONDUTORES S A

Inventor： DELAMARCHE EMMANUEL ,  TEMIZ YUKSEL ,  TREIBER TINO ,  GUENZLER TOBIAS

IPC: B81B1/00 ,  B01L3/00 ,  B81C1/00

Abstract: Verfahren zur Herstellung eines Mikrofluidchips (1), aufweisend: Bereitstellen (S1 bis S7) eines Substrats (10), von welchem eine Stirnfläche (F) von einer elektrisch isolierenden Schicht (30) bedeckt ist, wobei das bereitgestellte Substrat (10) einen Mikrofluid-Mikrokanal (20) mit schrägen Seitenwände aufweist, der auf der Stirnfläche (F) eingekerbt ist, wobei die mittlere Tiefe des Mikrokanals (20) 5 bis 50 Mikrometer beträgt, wobei das Bereitstellen (S1 bis S7) des Substrats Erzeugen (S1 bis S6) des Mikrofluid-Mikrokanals folgende Schritte aufweist: Bereitstellen (S1) eines Substrats (10); Erhalten (S2) einer elektrisch isolierenden Startschicht (12), welche die Stirnfläche (F) des Substrats bedeckt; Erhalten (53) einer Resistschicht (14), welche eine ausgewählte Region (R1) der elektrisch isolierenden Startschicht (12) bedeckt, wodurch eine verbleibende Region (R2) der elektrisch isolierenden Startschicht (12) nicht von der Resistschicht (14) bedeckt ist; und Ätzen (S4 bis S5) der elektrisch isolierenden Startschicht (12) und des Substrats (10) in der verbleibenden Region (R2), um den Mikrofluid-Mikrokanal zu erhalten, der auf der Stirnfläche des Substrats eingekerbt ist; Erhalten (S8) einer Resistschicht (40), welche einen oder mehrere ausgewählte Abschnitte (P1) der elektrisch isolierenden Schicht (30) bedeckt, wobei zumindest ein verbleibender Abschnitt (P2) der elektrisch isolierenden Schicht (30) nicht von der Resistschicht bedeckt ist; partielles Ätzen (S9) einer Fläche des verbleibenden Abschnitts (P2) der elektrisch isolierenden Schicht (30) mit einem Nassätzmittel (E), um eine Aussparung (40r) und/oder eine Unterschneidung (40u) unter der Resistschicht (40) zu erzeugen; Abscheiden (S10) einer elektrisch leitfähigen Schicht (50) auf der geätzten Fläche (35), so dass die elektrisch leitfähige Schicht die erzeugte Aussparung (40r) und/oder die Unterschneidung (40u) erreicht; und Entfernen (S11) der Resistschicht (40), um einen Abschnitt (P1) der elektrisch isolierenden Schicht angrenzend an einen zusammenhängenden Abschnitt (P2) der elektrisch leitfähigen Schicht (50) freizulegen, wobei die ...

公开(公告)号：DE112014001600T5

公开(公告)日：2016-01-21

申请号：DE112014001600

申请日：2014-06-18

Applicant: IBM ,  UNITEC SEMICONDUTORES S A

Inventor： DELAMARCHE EMMANUEL ,  TEMIZ YUKSEL ,  TREIBER TINO ,  GUENZLER TOBIAS

IPC: B81B1/00 ,  B01L3/00 ,  B81C1/00

Abstract: Die vorliegende Erfindung betrifft vor allem ein Verfahren zur Herstellung eines Mikrofluidchips (1), aufweisend: Bereitstellen (S1 bis 87) eines Substrats (10), von welchem eine Stirnfläche (F) von einer elektrisch isolierenden Schicht (30) bedeckt ist; Erhalten (S8) einer Resistschicht (40), welche einen oder mehrere ausgewählte Abschnitte (P1) der elektrisch isolierenden Schicht (30) bedeckt, wobei zumindest ein verbleibender Abschnitt (P2) der elektrisch isolierenden Schicht (30) nicht von der Resistschicht bedeckt ist; partielles Ätzen (S9) einer Fläche des verbleibenden Abschnitts (P2) der elektrisch isolierenden Schicht (30) mit einem Nassätzmittel (E), um eine Aussparung (40r) und/oder eine Unterschneidung (40u) unter der Resistschicht (40) zu erzeugen; Abscheiden (S10) einer elektrisch leitfähigen Schicht (50) auf der geätzten Fläche (35), so dass die elektrisch leitfähige Schicht die erzeugte Aussparung (40r) und/oder die Unterschneidung (40u) erreicht; und Entfernen (S11) der Resistschicht (40), um einen Abschnitt (P1) der elektrisch isolierenden Schicht angrenzend an einen zusammenhängenden Abschnitt (P2) der elektrisch leitfähigen Schicht (50) freizulegen. Die vorliegende Erfindung betrifft ferner Mikrofluidchips, die durch solche Verfahren zu erhalten sind.